半导体器件及其制作方法技术

本发明专利技术提供一种半导体器件及其制作方法，该半导体器件包括：第一芯片，所述第一芯片包括层叠设置的第一芯片基底和第一互联键合层，所述第一互联键合层内设有至少一个第一金属层以及至少一个第一附加器件，所述第一金属层和所述第一芯片基底连接，从而使互联键合层除了本身连接承载功能外，还具有其他功能，提高了互联键合层的利用率。

【技术实现步骤摘要】
半导体器件及其制作方法
本专利技术涉及芯片
，具体涉及一种半导体器件及其制作方法。
技术介绍
芯片又称集成电路，在电子学中是一种把电路小型化的方式，并时常制造在半导体晶圆表面上。通常，芯片泛指所有的半导体元器件，是在硅板上集合多种电子器件实现某种特定功能的电路模块，不同芯片具有不同功能。对于普通设备而言，其通常需要有多个功能的芯片，比如传感器芯片、处理器芯片以及存储芯片等，目前，这些芯片可以采用堆叠方式进行组合，而芯片与芯片之间设置有互联键合层，主要起到承载和连接相邻芯片的作用，功能比较单一，互联键合层的利用率不高。
技术实现思路
本专利技术的目的在于提供一种半导体器件及其制作方法，以解决现有芯片中互联键合层的功能比较单一、利用率不高的技术问题。为了解决上述问题，本专利技术提供了一种半导体器件，包括第一芯片，所述第一芯片包括层叠设置的第一芯片基底和第一互联键合层，所述第一互联键合层内设有至少一个第一金属层以及至少一个第一附加器件，所述第一金属层和所述第一芯片基底连接。其中，所述第一附加器件包括电容器、二极管、电阻器和薄膜晶体管中的至少一个。其中，所述半导体器件还包括与所述第一芯片键合的第二芯片，所述第二芯片包括层叠设置的第二芯片基底和第二互联键合层，所述第二互联键合层内设有至少一个第二金属层，所述第二金属层与所述第二芯片基底连接；所述第二互联键合层位于所述第一互联键合层远离所述第一芯片基底的表面上，且所述第一金属层和所述第二金属层连接，所述第一附加器件与所述第一金属层、和/或所述第二金属层连接。其中，所述第一附加器件通过所述第二金属层中的连接通孔与所述第二金属层进行连接。其中，所述第一附加器件设置在所述第一金属层表面，以与所述第一金属层进行连接。其中，所述第二互联键合层内还设有至少一个第二附加器件，所述第二附加器件与所述第二金属层、和/或所述第一金属层连接。其中，所述半导体器件还包括与所述第二芯片键合的第三芯片、以及第四互联键合层，所述第三芯片包括层叠设置的第三芯片基底和第三互联键合层，所述第四互联键合层位于所述第三芯片基底和所述第三互联键合层之间。为了解决上述问题，本专利技术还提供了一种半导体器件的制作方法，包括：提供第一芯片，所述第一芯片包括层叠设置的第一芯片基底和第一互联键合层，所述第一互联键合层内设有至少一个第一金属层，所述第一金属层和所述第一芯片基底连接；在所述第一互联键合层内形成至少一个第一附加器件。其中，所述第一附加器件包括电容器、二极管、电阻器和薄膜晶体管中的至少一个。其中，该制作方法还包括：提供第二芯片，所述第二芯片包括层叠设置的第二芯片基底和第二互联键合层，所述第二互联键合层内设有至少一个第二金属层，所述第二金属层与所述第二芯片基底连接；将所述第一互联键合层和所述第二互联键合层相对叠加，以使所述第一芯片和所述第二芯片键合，其中，所述第一金属层和所述第二金属层连接，所述第一附加器件与所述第一金属层、和/或所述第二金属层连接。其中，该制作方法还包括：在所述第一互联键合层和所述第二互联键合层中制作连接通孔；当所述第一芯片和所述第二芯片键合时，所述第一金属层和所述第二金属层通过所述连接通孔进行连接，所述第一附加器件通过所述第二金属层中的所述连接通孔与所述第二金属层进行连接。本专利技术的有益效果是：区别于现有技术，本专利技术提供的半导体器件及其制作方法，通过在第一互联键合层中设置第一附加器件，从而使互联键合层除了本身连接承载功能外，还具有其他附加功能，提高了互联键合层的利用率，与此同时，有利于在低成本的情况下，丰富芯片的功能和提高芯片性能。【附图说明】为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是现有集成半导体器件的主视示意图；图2是图1中键合面的俯视示意图；图3是本申请实施例提供的半导体器件的剖视示意图；图4是本申请另一实施例提供的半导体器件的剖视示意图；图5是本申请又一实施例提供的半导体器件的剖视示意图；图6是本申请实施例提供的半导体器件的制作方法的流程示意图；图7是本申请另一实施例提供的半导体器件的制作方法的流程示意图。【具体实施方式】下面结合附图和实施例，对本专利技术作进一步的详细描述。特别指出的是，以下实施例仅用于说明本专利技术，但不对本专利技术的范围进行限定。同样的，以下实施例仅为本专利技术的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。应当理解，本专利技术所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。在图中，结构相似的元件用相同标号表示。术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。请参阅图1和图2，图1是现有的集成半导体器件的主视示意图，图2是图1中键合面的俯视示意图，其中，集成半导体器件10包括键合的第一芯片11和第二芯片12，其中，第一芯片11包括第一芯片基底111和第一互联键合层112，第二芯片12包括第二芯片基底121和第二互联键合层122，第一互联键合层112和第二互联键合层122之间的接触面即为第一芯片11和第二芯片12的键合面M。第一互联键合层112和第二互联键合层122中均内嵌有至少一个金属层(图中未示出)，最靠近键合面M的金属层的表面上设有通孔，这些通孔中只有部分起到连接和承载作用，比如图2所示的连接孔N，其中，第一互联键合层112中的连接孔N和第二互联键合层122中的连接孔N在键合面M连接以实现第一芯片11和第二芯片12的键合，而剩余的通孔则作为悬浮孔，只是为了实现膜层平坦化，通常没有起到实质性作用。一般情况下，起到连接承载作用的连接孔N只占用第一互联键合层112和第二互联键合层122不到20％的面积，从而造成第一互联键合层112和第二互联键合层122的资源浪费，利用率比较低。请参见图3，图3是本申请实施例提供的半导体器件的剖视示意图，其中，半导体器件20可以包括第一芯片21，第一芯片21包括层叠设置的第一芯片基底211和第一互联键合层212，第一互联键合层212内设有至少一个第一金属层213以及至少一个第一附加器件214，第一金属层213和第一芯片基底211连接。具体的，第一互联键合层212由绝缘材料制成，比如包括氮化硅、氧化硅以及氮化硅的掺杂材料或者氧化硅的掺杂材料。第一芯片基底211可以包括衬底本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括第一芯片，所述第一芯片包括层叠设置的第一芯片基底和第一互联键合层，所述第一互联键合层内设有至少一个第一金属层以及至少一个第一附加器件，所述第一金属层和所述第一芯片基底连接。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括第一芯片，所述第一芯片包括层叠设置的第一芯片基底和第一互联键合层，所述第一互联键合层内设有至少一个第一金属层以及至少一个第一附加器件，所述第一金属层和所述第一芯片基底连接。


2.根据权利要求1所述的半导体器件，其特征在于，所述第一附加器件包括电容器、二极管、电阻器和薄膜晶体管中的至少一个。


3.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括与所述第一芯片键合的第二芯片，所述第二芯片包括层叠设置的第二芯片基底和第二互联键合层，所述第二互联键合层内设有至少一个第二金属层，所述第二金属层与所述第二芯片基底连接；所述第二互联键合层位于所述第一互联键合层远离所述第一芯片基底的表面上，且所述第一金属层和所述第二金属层连接，所述第一附加器件与所述第一金属层、和/或所述第二金属层连接。


4.根据权利要求3所述的半导体器件，其特征在于，所述第一附加器件通过所述第二金属层中的连接通孔与所述第二金属层进行连接。


5.根据权利要求3所述的半导体器件，其特征在于，所述第一附加器件设置在所述第一金属层表面，以与所述第一金属层进行连接。


6.根据权利要求3所述的半导体器件，其特征在于，所述第二互联键合层内还设有至少一个第二附加器件，所述第二附加器件与所述第二金属层、和/或所述第一金属层连接。


7.根据权利要求3所述的半导体器件，其特征在于，所述半导体器件还包括与所述第二芯片键合的第三...

【专利技术属性】
技术研发人员：胡思平，巴特尔，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42