半导体器件制造技术

本公开提供了一种半导体器件，所述半导体器件包括：具有第一表面和与所述第一表面相反的第二表面的半导体层；在第一表面上的有源图案，所述有源图案包括源极/漏极区域；电连接到所述源极/漏极区域的电力轨；以及在所述第二表面上的电力输送网络，所述电力输送网络电连接到所述电力轨。所述半导体层包括蚀刻停止掺杂剂，并且所述蚀刻停止掺杂剂在所述第二表面处具有最大浓度。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本专利申请要求2019年5月16日在韩国知识产权局提交的第10-2019-0057543号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部结合于此。
本专利技术构思的示例实施例涉及半导体器件，更具体地，涉及包括场效应晶体管的半导体器件及制造所述半导体器件的方法。
技术介绍
半导体器件由于其小尺寸、多功能特性和/或低制造成本而广泛用于电子工业。半导体器件可以被分类为存储逻辑数据的半导体存储器件、处理逻辑数据的半导体逻辑器件以及兼具半导体存储器件的功能和半导体逻辑器件的功能的混合半导体器件中的任何一种。随着电子工业的发展，对具有优异特性的半导体器件的需求越来越大。例如，对高可靠性、高速和/或多功能半导体器件的需求持续增加。为了满足这些需求，半导体器件已经被高度集成，并且半导体器件的结构已经越来越复杂。
技术实现思路
本专利技术构思的一些示例实施例可以提供能够提高集成密度和可靠性的半导体器件。根据一些示例实施例，半导体器件包括具有第一表面和与所述第一表面相反的第二表面的半导体层；所述第一表面上的有源图案，所述有源图案包括源极/漏极区域；电连接到所述源极/漏极区域的电力轨；和所述第二表面上的电力输送网络，所述电力输送网络电连接到所述电力轨，其中所述半导体层包括蚀刻停止掺杂剂，并且所述蚀刻停止掺杂剂在所述第二表面处具有最大浓度。根据一些示例实施例，半导体器件包括具有第一表面和与所述第一表面相反的第二表面的半导体层、所述第一表面上的晶体管、所述晶体管上的上绝缘层、所述上绝缘层中的上互连线、所述第二表面上的下绝缘层和所述下绝缘层中的下互连线，其中所述半导体层包括蚀刻停止掺杂剂，并且所述蚀刻停止掺杂剂的浓度从所述第二表面向所述第一表面降低。根据一些示例实施例，半导体器件包括具有第一表面和与所述第一表面相反的第二表面的半导体层、所述第一表面上的晶体管、所述第二表面上的下绝缘层以及所述下绝缘层中的下互连线，其中所述半导体层包括蚀刻停止掺杂剂，并且所述蚀刻停止掺杂剂的浓度从所述第一表面向所述第二表面增加，在所述第二表面处具有最大值，并且可以在所述下绝缘层中急剧降低。附图说明鉴于附图和相关的详细描述，本专利技术构思将变得更加清楚。图1是示出根据本专利技术构思的一些示例实施例的半导体器件的平面图。图2A、图2B和图2C分别是沿图1的线I-I’、II-II’和III-III’截取的横截面视图。图3是根据图2A的半导体层中的深度示意性示出掺杂剂浓度的曲线图。图4A至图4J是根据本专利技术构思的一些示例实施例的、沿着图1的线II-II’截取以示出制造半导体器件的方法的横截面视图。图5是根据图4C的半导体层中的深度示意性示出掺杂剂浓度的曲线图。图6是示出根据本专利技术构思的一些示例实施例的半导体器件的平面图。图7A和图7B分别是沿图6的线I-I’和II-II’截取的横截面视图。具体实施方式图1是示出根据本专利技术构思的一些示例实施例的半导体器件的平面图。图2A、图2B和图2C分别是沿图1的线I-I’、II-II’和III-III’截取的横截面视图。图3是根据图2A的半导体层中的深度示意性示出掺杂剂浓度的曲线图。参考图1和图2A至图2C，可以提供半导体层SL。半导体层SL可以具有第一表面SLa以及与第一表面SLa相反的第二表面SLb。半导体层SL可以包括第一有源区域PR和第二有源区域NR。例如，半导体层SL可以包括硅、锗或其组合物。器件隔离层ST可以提供在半导体层SL的第一表面SLa上。器件隔离层ST可以定义第一有源区域PR和/或第二有源区域NR。例如，第一有源区域PR可以是P型金属氧化物半导体场效应晶体管(PMOSFET)区域，并且第二有源区域NR可以是N型金属氧化物半导体场效应晶体管(NMOSFET)区域。第一有源区域PR和第二有源区域NR中的每一个可以由形成在半导体层SL的第一表面SLa中的第二沟槽TR2定义，并且器件隔离层ST可以填充第二沟槽TR2。例如，器件隔离层ST可以包括硅氧化物层。第一有源区域PR和/或第二有源区域NR可以沿第一方向D1排列。例如，第一有源区域PR和第二有源区域NR可以在第一方向D1上彼此隔开，并且器件隔离层ST插入第一有源区域PR和第二有源区域NR之间。第一电力轨POR1可以提供在彼此相邻的一对第一有源区域PR之间的第二沟槽TR2中。第二电力轨POR2可以提供在彼此相邻的一对第二有源区域NR之间的第二沟槽TR2中。第一电力轨POR1和/或第二电力轨POR2可以埋在器件隔离层ST中。第一电力轨POR1和/或第二电力轨POR2可以具有在第二方向D2上延伸的线形。可以提供从半导体层SL的第二表面SLb向第一表面SLa延伸的穿通孔(through-via)TVI。穿通孔TVI可以部分穿透半导体层SL。换句话说，穿通孔TVI的顶表面可以低于第一表面SLa。穿通孔TVI的底表面可以与第二表面SLb共面。穿通孔TVI可以分别连接到第一电力轨POR1和/或第二电力轨POR2。在第二方向D2上延伸的多个第一有源图案FN1可以提供在第一有源区域PR中的每一个上。在第二方向D2上延伸的多个第二有源图案FN2可以提供在第二有源区域NR中的每一个上。第一有源图案FN1和/或第二有源图案FN2可以是半导体层SL的垂直突出的部分。第一有源图案FN1和/或第二有源图案FN2可以从第一表面SLa垂直突出。第一有源图案FN1和/或第二有源图案FN2可以沿着第一方向D1排列。例如，三个第一有源图案FN1可以在第一有源区域PR上彼此平行地在第二方向D2上延伸。例如，三个第二有源图案FN2可以在第二有源区域NR上彼此平行地在第二方向D2上延伸。然而，第一有源区域PR上的第一有源图案FN1的数量和形状以及第二有源区域NR上的第二有源图案FN2的数量和形状作为示例被图示，并且不限于该图示。第一沟槽TR1可以定义在沿第一方向D1彼此相邻的一对有源图案FN1之间，以及在沿第一方向D1彼此相邻的一对有源图案FN2之间。器件隔离层ST也可以填充第一沟槽TR1。第一有源图案FN1和/或第二有源图案FN2的上部可以高于器件隔离层ST的顶表面。第一有源图案FN1和/或第二有源图案FN2的上部可以从器件隔离层ST垂直突出。第一有源图案FN1和/或第二有源图案FN2的上部可以具有从器件隔离层ST突出的鳍状。第一有源图案FN1中的每一个的上部可以包括第一沟道区域CH1和/或第一源极/漏极区域SD1。第一源极/漏极区域SD1可以是P型掺杂剂区域。第一沟道区域CH1中的每一个可以布置在彼此相邻的一对第一源极/漏极区域SD1之间。第二有源图案FN2中的每一个的上部可以包括第二沟道区域CH2和/或第二源极/漏极区域SD2。第二源极/漏极区域SD2可以是N型掺杂剂区域。第二沟道区域CH2中的每一个可以布置在彼此相邻的一对第二源极/漏极区域SD2之间。第一源极/漏极区域本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n半导体层，具有第一表面和与所述第一表面相反的第二表面；/n所述第一表面上的有源图案，所述有源图案包括源极/漏极区域；/n电连接到所述源极/漏极区域的电力轨；和/n所述第二表面上的电力输送网络，所述电力输送网络电连接到所述电力轨，/n其中所述半导体层包括蚀刻停止掺杂剂，并且/n所述蚀刻停止掺杂剂在所述第二表面处具有最大浓度。/n

【技术特征摘要】
20190516 KR 10-2019-00575431.一种半导体器件，包括：
半导体层，具有第一表面和与所述第一表面相反的第二表面；
所述第一表面上的有源图案，所述有源图案包括源极/漏极区域；
电连接到所述源极/漏极区域的电力轨；和
所述第二表面上的电力输送网络，所述电力输送网络电连接到所述电力轨，
其中所述半导体层包括蚀刻停止掺杂剂，并且
所述蚀刻停止掺杂剂在所述第二表面处具有最大浓度。


2.如权利要求1所述的半导体器件，还包括：
从所述第二表面向所述第一表面延伸的穿通孔，
其中，所述穿通孔将所述电力轨电连接到所述电力输送网络。


3.如权利要求1所述的半导体器件，其中所述蚀刻停止掺杂剂包括硼(B)、碳(C)或它们的组合物。


4.如权利要求1所述的半导体器件，其中所述蚀刻停止掺杂剂的所述最大浓度具有从1E18/cm3到5E20/cm3的范围。


5.如权利要求1所述的半导体器件，其中
所述半导体层还包括反掺杂剂，并且
所述反掺杂剂在所述第二表面处具有最大浓度。


6.如权利要求5所述的半导体器件，其中所述反掺杂剂包括磷(P)、砷(As)或它们的组合物。


7.如权利要求1所述的半导体器件，其中所述电力输送网络包括：
所述第二表面上的下绝缘层；和
所述下绝缘层中的下互连线。


8.如权利要求1所述的半导体器件，还包括：
所述第一表面上的器件隔离层，所述器件隔离层定义所述有源图案，
其中，所述电力轨在所述器件隔离层中。


9.如权利要求1所述的半导体器件，还包括：
所述第一表面上的上绝缘层，所述上绝缘层覆盖所述有源图案；和
所述上绝缘层中的上互连线。


10.如权利要求9所述的半导体器件，其中所述电力轨在所述上绝缘层中。


11.如权利要求1所述的半导体器件，其中所述源极/漏极区域包括：
第一源极/漏极区域；和
第二源极/漏极区域，其中
所述第一源极/漏极区域具有大于所述半导体层的第二晶格常数的第一晶格常数，并且
所述第二源极/漏极区域具有等于所述半导体层的所述第二晶...

【专利技术属性】
技术研发人员：佐佐木雄一朗，林圣根，姜泌圭，金元洪，吴承河，河龙湖，玄尚镇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR