半导体器件及其制造方法技术

本发明专利技术提供了一种半导体器件及其制造方法，通过形成沟槽隔离环于第一晶圆背面的焊盘区中，且所述沟槽隔离环包括第一金属层和第一绝缘材料层；形成绝缘介质层于所述第一晶圆的背面和所述沟槽隔离环上；形成通孔插栓结构于所述第一晶圆背面的焊盘区中，且所述通孔插栓结构被所述沟槽隔离环包围在内；以及，形成焊盘于所述绝缘介质层上，所述焊盘的底部与所述通孔插栓结构的顶部电性连接，使得在实现后道焊盘工艺的同时，还能降低器件总寄生电容，进而提高半导体器件的性能。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
技术介绍
对于半导体技术而言，寄生电容一直是限制一些器件性能提升的因素之一。特别是对于需要在高频率下工作的半导体器件，其输入/输出端(I/O)的金属板结构的寄生电容(PadCIO,CapacitanceofInput/Output)会严重影响传输速率。对于后道焊盘工艺，在晶圆的背面引入硅通孔(TSC，TroughSiContact)结构和工艺，但是，这势必会在硅衬底、硅通孔结构与硅通孔结构顶部的焊盘之间产生对应的寄生电容，进而导致这些光学器件的I/O端的金属板结构的寄生电容增大，由此严重影响其I/O端的信号传输速率。以应用3DIC(三维集成电路封装)技术开发的光学器件为例，比如CMOS图像传感器和3D深度传感器(3DDepthSensor)，为了满足对不同频率或波长的光波的吸收，像素晶圆的硅衬底厚度已达到从几微米到十几微米不等。那么，随着像素晶圆的硅衬底厚度的不断增加，为了实现像素晶圆和逻辑晶圆键合之后的后道焊盘工艺，使得像素晶圆背面的焊盘与像素晶圆正面的导电插栓和金属互连结构电性连接，引入硅通孔结构和工艺，会在硅衬底、硅通孔结构与硅通孔结构顶部的焊盘之间产生对应的寄生电容，进而导致这些光学器件的I/O端的金属板结构的寄生电容增大，由此严重影响其I/O端的信号传输速率。因此，如何在实现后道焊盘工艺的同时，还能降低半导体器件的总寄生电容来提高器件性能，是亟待解决的技术问题。专利技术内容本专利技术的目的在于提供一种半导体器件及其制造方法，能够在实现后道焊盘工艺的同时，还能降低半导体器件的总寄生电容，进而提高半导体器件的性能。为实现上述目的，本专利技术提供了一种半导体器件的制造方法，包括：提供背面具有焊盘区的第一晶圆，所述第一晶圆中形成有第一器件层，所述第一器件层中具有金属互连结构；形成沟槽隔离环于所述第一晶圆背面的焊盘区中，所述沟槽隔离环包括第一金属层和第一绝缘材料层，其中，所述第一绝缘材料层位于所述第一晶圆背面焊盘区的环形沟槽侧壁和底面，所述第一金属层填充所述环形沟槽；形成绝缘介质层于所述第一晶圆的背面和所述沟槽隔离环上；形成通孔插栓结构于所述第一晶圆背面的焊盘区中，所述通孔插栓结构贯穿所述绝缘介质层和所述第一晶圆，并与所述第一器件层中的金属互连结构电性连接，且所述通孔插栓结构被所述沟槽隔离环包围在内；以及，形成焊盘于所述绝缘介质层上，所述焊盘的底部与所述通孔插栓结构的顶部电性连接。可选的，形成所述沟槽隔离环的步骤包括：刻蚀所述第一晶圆的背面直至暴露出所述第一器件层，以在所述焊盘区形成环形沟槽；形成第一绝缘材料层覆盖于所述环形沟槽的侧壁和底面上；沉积第一金属层于所述第一绝缘材料层上，且所述第一金属层至少填满所述环形沟槽；以及对所述第一金属层和第一绝缘材料层进行顶部平坦化或回刻蚀，去除所述环形沟槽周围的第一晶圆背面上的多余第一金属层和第一绝缘材料层，以在所述环形沟槽中形成所述沟槽隔离环。可选的，所述第一晶圆的背面还具有像素区；形成所述沟槽隔离环于所述第一晶圆背面的焊盘区中的同时，还形成沟槽隔离结构于所述第一晶圆背面的像素区中，所述沟槽隔离结构的底部和所述沟槽隔离环的底部深度相同。可选的，所述第一绝缘材料层与所述第一金属层之间还夹有粘合层；所述第一绝缘材料层的材质包括氧化硅和介电常数K大于3.9的高K介质中的至少一种，所述第一金属层的材质包括钨、铝、铜、银和金中的至少一种，所述粘合层的材质包括钛、钽和金属氮化物中的至少一种。可选的，所述半导体器件的制造方法还包括形成金属栅格层于所述沟槽隔离结构的上方，且所述金属栅格层的底部与所述沟槽隔离结构的顶部之间电性连接或绝缘。可选的，形成所述焊盘之后，还形成钝化层覆盖于所述绝缘介质层的表面上，且所述钝化层暴露出所述焊盘的至少部分顶表面。可选的，形成所述沟槽隔离环之前，先在所述第一晶圆和一第二晶圆的表面上分别形成键合层，然后通过所述键合层将所述第一晶圆键合到所述第二晶圆上。可选的，在将所述第一晶圆键合到所述第二晶圆上之后且在形成所述沟槽隔离环之前，对所述第一晶圆的背面进行减薄。本专利技术还提供了一种半导体器件，包括：第一晶圆，所述第一晶圆背面具有焊盘区，所述第一晶圆中形成有第一器件层，所述第一器件层中具有金属互连结构；沟槽隔离环，形成于所述第一晶圆的焊盘区中，所述沟槽隔离环包括第一金属层和第一绝缘材料层，其中，所述第一绝缘材料层位于所述第一晶圆背面焊盘区的环形沟槽侧壁和底面，所述第一金属层填充所述环形沟槽；绝缘介质层，形成于所述第一晶圆背面，并覆盖所述沟槽隔离环；通孔插栓结构，形成于所述第一晶圆背面的焊盘区中，所述通孔插栓结构贯穿所述绝缘介质层和所述第一晶圆，并与所述第一器件层中的金属互连结构电性连接，且所述通孔插栓结构被所述沟槽隔离环包围在内；以及，焊盘，形成于所述绝缘介质层上，所述焊盘的底部与所述通孔插栓结构的顶部电性连接。可选的，所述第一晶圆的背面还具有像素区；所述半导体器件还包括形成于所述第一晶圆背面的像素区中的沟槽隔离结构，所述沟槽隔离结构的底部和所述沟槽隔离环的底部深度相同。可选的，所述第一绝缘材料层与所述第一金属层之间还夹有粘合层；所述通孔插栓结构包括形成于通孔侧壁上的第二绝缘材料层和填满所述通孔的第二金属层，所述第二金属层的底部与所述第一器件层中的金属互连结构电性连接；所述第一绝缘材料层和所述第二绝缘材料层的材质包括氧化硅和介电常数K大于3.9的高K介质中的至少一种，所述第一金属层和所述第二金属层的材质包括钨、铝、铜、银和金中的至少一种，所述粘合层的材质包括钛、钽和金属氮化物中的至少一种。可选的，所述半导体器件还包括位于所述像素区的金属栅格层，所述金属栅格层形成于所述沟槽隔离结构的上方，且所述金属栅格层的底部与所述沟槽隔离结构的顶部之间电性连接或绝缘。可选的，所述半导体器件还包括钝化层，所述钝化层覆盖于所述绝缘介质层的表面上，且所述钝化层暴露出所述焊盘的至少部分顶表面。可选的，所述半导体器件还包括与所述第一晶圆键合的第二晶圆。与现有技术相比，本专利技术的技术方案具有以下有益效果：1、本专利技术的半导体器件的制造方法，通过形成沟槽隔离环于第一晶圆背面的焊盘区中，且所述沟槽隔离环包括第一金属层和第一绝缘材料层；形成绝缘介质层于所述第一晶圆的背面和所述沟槽隔离环上；形成通孔插栓结构于所述第一晶圆背面的焊盘区中，且所述通孔插栓结构被所述沟槽隔离环包围在内；以及，形成焊盘于所述绝缘介质层上，所述焊盘的底部与所述通孔插栓结构的顶部电性连接，使得在实现后道焊盘工艺的同时，还能降低器件总寄生电容，进而提高半导体器件的性能。2、本专利技术的半导体器件，由于包括：形成于第一晶圆的焊盘区中的沟槽隔离环，所述沟槽隔离环包括第一金属层和第一绝缘材料层；形成于所述第一本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，包括：/n提供背面具有焊盘区的第一晶圆，所述第一晶圆中形成有第一器件层，所述第一器件层中具有金属互连结构；/n形成沟槽隔离环于所述第一晶圆背面的焊盘区中，所述沟槽隔离环包括第一金属层和第一绝缘材料层，其中，所述第一绝缘材料层位于所述第一晶圆背面焊盘区的环形沟槽侧壁和底面，所述第一金属层填充所述环形沟槽；/n形成绝缘介质层于所述第一晶圆的背面和所述沟槽隔离环上；/n形成通孔插栓结构于所述第一晶圆背面的焊盘区中，所述通孔插栓结构贯穿所述绝缘介质层和所述第一晶圆，并与所述第一器件层中的金属互连结构电性连接，且所述通孔插栓结构被所述沟槽隔离环包围在内；以及，/n形成焊盘于所述绝缘介质层上，所述焊盘的底部与所述通孔插栓结构的顶部电性连接。/n

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：
提供背面具有焊盘区的第一晶圆，所述第一晶圆中形成有第一器件层，所述第一器件层中具有金属互连结构；
形成沟槽隔离环于所述第一晶圆背面的焊盘区中，所述沟槽隔离环包括第一金属层和第一绝缘材料层，其中，所述第一绝缘材料层位于所述第一晶圆背面焊盘区的环形沟槽侧壁和底面，所述第一金属层填充所述环形沟槽；
形成绝缘介质层于所述第一晶圆的背面和所述沟槽隔离环上；
形成通孔插栓结构于所述第一晶圆背面的焊盘区中，所述通孔插栓结构贯穿所述绝缘介质层和所述第一晶圆，并与所述第一器件层中的金属互连结构电性连接，且所述通孔插栓结构被所述沟槽隔离环包围在内；以及，
形成焊盘于所述绝缘介质层上，所述焊盘的底部与所述通孔插栓结构的顶部电性连接。


2.如权利要求1所述的半导体器件的制造方法，其特征在于，形成所述沟槽隔离环的步骤包括：
刻蚀所述第一晶圆的背面直至暴露出所述第一器件层，以在所述焊盘区形成环形沟槽；
形成第一绝缘材料层覆盖于所述环形沟槽的侧壁和底面上；
沉积第一金属层于所述第一绝缘材料层上，且所述第一金属层至少填满所述环形沟槽；以及
对所述第一金属层和第一绝缘材料层进行顶部平坦化或回刻蚀，去除所述环形沟槽周围的第一晶圆背面上的多余第一金属层和第一绝缘材料层，以在所述环形沟槽中形成所述沟槽隔离环。


3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一晶圆的背面还具有像素区；形成所述沟槽隔离环于所述第一晶圆背面的焊盘区中的同时，还形成沟槽隔离结构于所述第一晶圆背面的像素区中，所述沟槽隔离结构的底部和所述沟槽隔离环的底部深度相同。


4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一绝缘材料层与所述第一金属层之间还夹有粘合层；所述第一绝缘材料层的材质包括氧化硅和介电常数K大于3.9的高K介质中的至少一种，所述第一金属层的材质包括钨、铝、铜、银和金中的至少一种，所述粘合层的材质包括钛、钽和金属氮化物中的至少一种。


5.如权利要求3所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法还包括形成金属栅格层于所述沟槽隔离结构的上方，且所述金属栅格层的底部与所述沟槽隔离结构的顶部之间电性连接或绝缘。


6.如权利要求1所述的半导体器件的制造方法，其特征在于，形成所述焊盘之后，还形成钝化层覆盖于所述绝缘介质层的表面上，且所述钝化层暴露出所述焊盘的至少部分顶表面。


7.如权利要求1所述的半导体器件的制造方法，其特征在于，形成...

【专利技术属性】
技术研发人员：杨帆，胡胜，吕功，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42