在基板上蚀刻镍的方法及半导体基板技术

本发明专利技术公开一种在基板上蚀刻镍的方法及半导体基板。具体的实施方式可包括：提供介电层；将铜层与介电层的第一侧耦接；用镍层镀覆铜层的第一侧；在镍层上形成图案化层；以及使用蚀刻剂对镍层进行喷蚀。方法可包括：将蚀刻剂在介电层上保持预定时间段；以及在保持蚀刻剂的同时，基本上仅蚀刻镍层，直到镍层可与铜层中的多个迹线中的每一个迹线的周边基本上共延。

【技术实现步骤摘要】
在基板上蚀刻镍的方法及半导体基板相关申请的交叉引用本申请要求授予Takakusaki等人的名称为“蚀刻的镀镍基板和相关方法(ETCHEDNICKELPLATEDSUBSTRATEANDRELATEDMETHODS)”的美国临时专利申请62/848,182的提交日期的权益，该申请提交于2019年5月15日，该申请的公开内容据此全文以引用方式并入本文。
本文件的各方面整体涉及在基板上蚀刻镍的方法及半导体基板，诸如镀覆有各种金属的那些半导体基板。
技术介绍
半导体基板可以是用各种金属电镀的或化学镀覆的。使用其上具有各种金属的半导体基板来在各种半导体器件和耦接至半导体器件的无源部件之间路由信号和功率。
技术实现思路
根据本专利技术的第一方面，提供了一种在基板上蚀刻镍的方法，包括：提供介电层；将铜层与所述介电层的第一侧耦接；用镍层镀覆所述铜层的第一侧；在所述镍层上形成图案化层；以及使用蚀刻剂对所述镍层进行喷蚀。该方法还可包括：将所述蚀刻剂在所述介电层上保持预定时间段；以及在保持蚀刻剂的同时，对镍层进行蚀刻，直到镍层可与铜层中的多个迹线中的每一个迹线的周边基本上共延。在基板上蚀刻镍的方法的实施方式可包括以下各项中的一项、全部或任一项：蚀刻剂可包含氯化铁。预定时间段可在60秒至90秒的范围内。镍层可包括化学镀镍。可通过丝网印刷、模版或光致抗蚀剂形成图案化层。保持蚀刻剂还可包括将蚀刻剂保持在43摄氏度至47摄氏度范围内的温度下。对镍层进行喷蚀还可包括在220千帕至280千帕范围内的压力下喷涂蚀刻剂。镍层可具有在1微米至7微米范围内的厚度，并且铜层可具有在70微米至1,000微米范围内的厚度。该方法还可包括剥离图案化层。根据本专利技术的第二方面，提供了一种在基板上蚀刻镍的方法，包括：提供介电层；将铜层与所述介电层的第一侧耦接；用镍层镀覆所述铜层的第一侧；在所述镍层上形成图案化层；以及使用蚀刻剂对所述镍层进行喷蚀。该方法还可包括：将所述蚀刻剂在所述介电层上保持预定时间段，所述预定时间段在60秒至90秒的范围内；以及在保持蚀刻剂的同时，对镍层进行蚀刻，直到镍层可与铜层中的多个迹线中的每一个迹线的周边基本上共延。在基板上蚀刻镍的方法的实施方式可包括以下各项中的一项、全部或任一项：蚀刻剂可包含氯化铁。可通过丝网印刷、模版或光致抗蚀剂形成图案化层。保持蚀刻剂还可包括将蚀刻剂保持在43摄氏度至47摄氏度范围内的温度下。对镍层进行喷蚀还可包括在220千帕至280千帕范围内的压力下喷涂蚀刻剂。镍层可具有在1微米至7微米范围内的厚度，并且铜层可具有在70微米至1,000微米范围内的厚度。根据本专利技术的第三方面，提供了一种半导体基板，包括：介电层；铜层，所述铜层耦接至所述介电层的第一侧，其中所述铜层可包括形成于其中的一个或多个迹线，该一个或多个迹线中的每个迹线都可包括周边；以及耦接至铜层的与介电层相反的一侧上的镍层。所述镍层可基本上不悬伸于所述一个或多个迹线中的每个迹线的周边之上。在基板上蚀刻镍的方法的实施方式可包括以下各项中的一项、全部或任一项：图案化层，所述图案化层位于所述镍层上。所述镍层可具有在1微米至7微米范围内的厚度。所述铜层可具有在70微米至1,000微米范围内的厚度。所述镍层可能已用蚀刻剂进行了喷蚀，保持蚀刻剂以基本上仅蚀刻所述镍层。对于本领域的普通技术人员而言，通过说明书和附图并且通过权利要求书，上述以及其他方面、特征和优点将会显而易见。附图说明将在下文中结合附图来描述实施方式，在附图中类似标号表示类似元件，并且：图1示出了其中镍层悬伸于铜层之上的半导体基板的剖视图；图2示出了其中铜层耦接至介电层的半导体基板的剖视图；图3示出了其中镍层耦接至铜层的半导体基板的剖视图；图4示出了其中图案化层耦接至镍层的半导体基板的剖视图；图5示出了在用蚀刻剂喷蚀半导体基板时的半导体基板的剖视图；图6示出了在已对铜层和镍层进行喷蚀之后的半导体基板的剖视图；图7示出了当蚀刻剂在介电层上保持预定时间段时的半导体基板的剖视图；图8示出了在镍层已被蚀刻之后的半导体基板的剖视图，其示出了在蚀刻之后该层如何基本上不悬伸于铜层中的多个迹线中的每一个迹线的周边之上；并且图9示出了在去除了图案化层之后的半导体基板的剖视图。具体实施方式本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组装工序或方法要素。本领域已知的与预期的蚀刻的镀镍基板符合的许多附加部件、组装工序和/或方法要素将显而易见地能与本公开的特定实施方式一起使用。因此，例如，尽管本专利技术公开了特定实施方式，但是此类实施方式和实施部件可包括符合预期操作和方法的本领域已知用于此类蚀刻的镀镍基板以及实施部件和方法的任何形状、尺寸、样式、类型、模型、版本、量度、浓度、材料、数量、方法要素、步骤等。参见图1，示出其中镍层悬伸于铜迹线4的层之上的基板的剖视图。一般来讲，通过各种喷蚀技术，将铜层耦接至介电层2或其他基板类型。然后将镍层6耦接至铜层。在各种实施方式中，然后将图案化层耦接在镍层上方，然后使用各向同性工艺对铜进行湿法蚀刻。由于蚀刻的各向同性性质，当发生这种蚀刻时，蚀刻剂将导致上表面的底切，因为蚀刻剂蚀刻块状铜材料比蚀刻镍层材料更快。在此类实施方式中，在蚀刻铜以形成迹线4之后，镍层6保留在每个迹线4的和迹线的与介电层2耦接的表面相反的表面上，如图所示。在施用后立即从系统上冲洗掉喷雾蚀刻剂或以其他方式将其去除。如图所示，在这一工艺中，由于镍的蚀刻速率比铜的蚀刻速率慢，因此镍层6的悬伸部被留下。如图所示，当在迹线4上方向下看镍层时，镍层6的周长因此大于铜迹线4自身的周长。在使用了较厚的铜层的实施方式中，镍的悬伸可能会更频繁地发生。然后，如果镍的这种悬伸在生产的后续阶段期间中断，则可能会导致电路故障，因为它有可能造成迹线之间的电短路和其他缺陷。参见图2，示出了其中铜层10耦接至介电层8的基板的剖视图。从图2开始，示出了在完成了该工艺的各个步骤之后在基板上蚀刻镍的方法的另一实施方式。与图1所示的工艺类似，该方法实施方式始于使用各种方法将铜层10耦接至介电层8。在各种实施方式中，作为非限制性示例，铜层10的厚度可介于约70微米和约1,000微米之间。在各种实施方式中，可使用多种形成方法将铜层10耦接至介电层8。在一些实施方式中，作为非限制性示例，可将铜层10在任一侧上作为箔置于介电层8上，然后在烧结炉中烧结以形成直接键合铜(DBC)基板。另选地，诸如当使用活性金属钎焊(AMB)工艺形成基板时，可将铜层10钎焊到介电层8上。在另一实施方式中，可使用层压工艺将铜层10层压到介电层8之上/之中，以形成类似板(PCB)基板的基板。在各种实施方式中，作为非限制性示例，基板或介电层可另选地为广泛多种基板类型中的任一种，包括(作为非本文档来自技高网...

【技术保护点】
1.一种在基板上蚀刻镍的方法，所述方法包括：/n提供介电层；/n将铜层与所述介电层的第一侧耦接；/n用镍层镀覆所述铜层的第一侧；/n在所述镍层上形成图案化层；/n使用蚀刻剂对所述镍层进行喷蚀；/n将所述蚀刻剂在所述介电层上保持预定时间段；以及/n在保持所述蚀刻剂的同时，对所述镍层进行蚀刻，直到所述镍层与所述铜层中的多个迹线中的每一个迹线的周边基本上共延。/n

【技术特征摘要】
20190515 US 62/848,182;20190703 US 16/502,4821.一种在基板上蚀刻镍的方法，所述方法包括：
提供介电层；
将铜层与所述介电层的第一侧耦接；
用镍层镀覆所述铜层的第一侧；
在所述镍层上形成图案化层；
使用蚀刻剂对所述镍层进行喷蚀；
将所述蚀刻剂在所述介电层上保持预定时间段；以及
在保持所述蚀刻剂的同时，对所述镍层进行蚀刻，直到所述镍层与所述铜层中的多个迹线中的每一个迹线的周边基本上共延。


2.根据权利要求1所述的方法，其中，所述蚀刻剂包含氯化铁。


3.根据权利要求1所述的方法，其中，所述预定时间段在60秒至90秒的范围内，并且其中，保持所述蚀刻剂还包括将所述蚀刻剂保持在43摄氏度至47摄氏度范围内的温度下。


4.根据权利要求1所述的方法，其中，对所述镍层进行喷蚀还包括在220千帕至280千帕范围内的压力下喷涂所述蚀刻剂。


5.一种在基板上蚀刻镍的方法，所述方法包括：
提供介电层；
将铜层与所述介电层的第一侧耦接；
用镍层镀覆所述铜层的第一侧；
在所述镍层上形成图案化层；
使用蚀刻剂对...

【专利技术属性】
技术研发人员：高草木贞道，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国;US