用于承载芯片的软质线路基板及其制造方法技术

本发明专利技术提供一种用于承载芯片的软质线路基板及其制造方法，其制造方法依序包含以下步骤：(a)提供具有配线图案的一导电铜层在一绝缘基材上；(b)形成一第一防焊层部分地覆盖该配线图案；(c)以该第一防焊层为屏蔽形成一第一锡层在该导电铜层上；(d)以该第一防焊层为屏蔽形成一第二锡层在该第一锡层上；及(e)形成一第二防焊层部分地覆盖该第二锡层及至少部分地覆盖该第一防焊层。

Flexible circuit substrate for carrying chip and its manufacturing method

【技术实现步骤摘要】
用于承载芯片的软质线路基板及其制造方法
本专利技术涉及软质线路基板，特别涉及可承载半导体芯片的软质线路基板。
技术介绍
承载芯片用的软质线路基板多为滚动条状薄膜。在业界软质线路基板与芯片的结合依不同装配模式有各种称呼，例如TCP(TapeCarrierPackage卷带式载体封装)或COF(ChipOnFilm薄膜覆晶封装)。TCP及COF都是运用软质线路基板作为封装芯片的载体，通过热压合将芯片上的金凸块(GoldBμmp)与位于软性基板电路上的铜配线图案的内引脚(InnerLead)接合。为了使软性基板电路与芯片的金凸块连接，必须要有金锡共晶物的存在，其中金由芯片的金凸块提供，锡就由形成在内引脚表面的锡供应，因此，内引脚的表面镀有锡层。除了内引脚外，铜配线图案还有外引脚等与其他电子组件连接的导电端子，这些端子通常也有镀锡层。铜配线图案上非引脚区会另外以防焊油墨覆盖来加以保护。现有的软性基板电路易产生以下问题，其一为镀锡层表面形成晶须，导致相邻线路短路；其二为防焊油墨及镀锡层的界面产生凹洞，导致线路断裂。专利文献1(日本专利JP本文档来自技高网...

【技术保护点】
1.一种用于承载芯片的软质线路基板的制造方法，依序包含以下步骤：/n(a)提供具有配线图案的一导电铜层在一绝缘基材上；/n(b)形成一第一防焊层部分地覆盖该配线图案；/n(c)以该第一防焊层为屏蔽形成一第一锡层在该导电铜层上；/n(d)以该第一防焊层为屏蔽形成一第二锡层在该第一锡层上；及/n(e)形成一第二防焊层部分地覆盖该第二锡层及至少部分地覆盖该第一防焊层。/n

【技术特征摘要】
1.一种用于承载芯片的软质线路基板的制造方法，依序包含以下步骤：
(a)提供具有配线图案的一导电铜层在一绝缘基材上；
(b)形成一第一防焊层部分地覆盖该配线图案；
(c)以该第一防焊层为屏蔽形成一第一锡层在该导电铜层上；
(d)以该第一防焊层为屏蔽形成一第二锡层在该第一锡层上；及
(e)形成一第二防焊层部分地覆盖该第二锡层及至少部分地覆盖该第一防焊层。


2.根据权利要求1所述的制造方法，其中，该步骤(c)及该步骤(d)之间没有形成防焊层的步骤。


3.根据权利要求1所述的制造方法，其中，经由该步骤(d)使得该第一防焊层至少部分地覆盖该第二锡层。


4.根据权利要求1所述的制造方法，其中，经由该步骤(d)使得该第一锡层与该第二锡层的界面共形于该第一锡层与该导电铜层的界面。


5.根据权利要求1所述的制造方法，其中，该配线图案具有一测试区，一内引脚区及一外引脚区，在该步骤(b)中该第一防焊层未覆盖介于该测试区与该内引脚区之间的配线图案。


6.根据权利要求1所述的制造方法，其中，该步骤(c)或该步骤(b)分别还包含一热处理步骤。


7.根据权利要求1所述的制造方法，其中，在该步骤(e)中该第二防焊层未完全覆盖该第一防焊层。


8.根据权利要求1所述的制造方法，其中，该步骤(a)还包含粗化该导电铜层以使该导电铜层具有一粗化铜面。


9.根据权利要求8所述的制造方法，其中，该粗化铜面以化学溶液处理该导电铜层而形成。


10.根据权利要求8所述的制造方法，其中，该第二锡层具有一粗化锡面，该粗化锡面的表面粗度范围为：0.045μm～0.5μm，优选范围为0.06μm～0.35μm，更加优选范围为0.1μm～0.3μm。


11.一种用于承载芯片的软质线路基板，包含：
具有配线图案的一导电铜层在一绝缘基材上；
一第一锡层位于该导电铜层上方；
一第二锡层位于该第一锡层上方；
一第一防焊层覆盖未被该第一锡层及该第二锡层覆盖的该导电铜层，且该第一防焊层部分地覆盖该第二锡层；及
一第二防焊层部分地覆盖该第二锡层及至少部分地覆盖该第一防焊层。


12.根据权利要求11所述的软质线路基板，其中，该第一防焊层...

【专利技术属性】
技术研发人员：魏兆璟，庞规浩，
申请(专利权)人：颀邦科技股份有限公司，
类型：发明
国别省市：中国台湾;71