具有漏电屏蔽结构的SOI场效应晶体管及其制备方法技术

本发明专利技术提供一种具有漏电屏蔽结构的SOI场效应晶体管及制备方法，结构包括：具有底衬底、绝缘层及呈半导体岛的顶半导体层的图形化SOI衬底，绝缘层中具有凹槽，半导体岛完全覆盖凹槽；第一导电类型重掺杂区，形成于凹槽上方的沿第二方向延伸的顶半导体层的两端，且其在第二方向上的宽度大于位于凹槽上方的沿第二方向延伸的顶半导体层与绝缘层交叠区域的宽度；栅极结构，形成于凹槽上方；第二导电类型的源区及漏区，形成于栅极结构的两端；体偏置电极，形成于第一导电类型重掺杂区上。通过设置第一导电类型重掺杂区及体偏置电极，有效调节沟道反型层与重掺杂区形成的PN结势垒高度，有效消除总剂量效应导致的漏电沟道，使该器件对总剂量效应零响应。

【技术实现步骤摘要】
具有漏电屏蔽结构的SOI场效应晶体管及其制备方法
本专利技术属于半导体设计及制造领域，特别是涉及一种具有漏电屏蔽结构的SOI场效应晶体管及其制备方法。
技术介绍
SOI衬底的场效应晶体管具有良好的抗单粒子效应，但由于SOI结构中，绝缘层(BOX层)在高能粒子入射时，容易累积较多的诱生电荷，该诱生电荷在SOI顶层硅中引起了寄生导电沟道，从而引入了漏电流，使器件的电学性能发生漂移。该效应称为总剂量效应，总剂量效应是高能粒子辐照环境下，SOI晶体管失效的主要原因。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种具有漏电屏蔽结构的SOI场效应晶体管及其制备方法，用于解决现有技术中SOI场效应晶体管对总剂量效应有较大幅度的响应而造成漏电甚至失效等的问题。为实现上述目的及其他相关目的，本专利技术提供一种具有漏电屏蔽结构的SOI场效应晶体管的制备方法，所述制备方法包括：提供一图形化SOI衬底，所述图形化SOI衬底包括底衬底、绝缘层及顶半导体层，所述顶半导体层下方的所述绝缘层中具有沿第一方向及第二方向延伸的凹槽，其中，所述顶半导体层为第一导电类型轻掺杂或第二导电类型轻掺杂或未掺杂；刻蚀所述顶半导体层，以形成半导体岛，所述半导体岛完全覆盖所述凹槽；对位于所述凹槽上方的沿所述第二方向延伸的所述顶半导体层的两端进行离子注入以形成第一导电类型重掺杂区，所述第一导电类型重掺杂区在所述第二方向上的宽度大于位于所述凹槽上方的沿所述第二方向延伸的所述顶半导体层与所述绝缘层的交叠区域的宽度，所述第一导电类型重掺杂区包括体偏置接触区；于所述半导体岛上形成包括栅介质层及栅金属层的栅极结构、第二导电类型的源区及第二导电类型的漏区；其中，所述源区及漏区沿所述第一方向形成于所述栅极结构的两端；所述栅极结构位于所述凹槽上方且包括中间区域的栅极结构及两端区域的栅极结构；于所述体偏置接触区上形成体偏置电极，当所述SOI场效应晶体管为NMOS管时，所述体偏置电极接低电平；当所述SOI场效应晶体管为PMOS管时，所述体偏置电极接高电平。可选地，所述两端区域的栅极结构沿所述第二方向覆盖部分所述第一导电类型重掺杂区，且所述栅极结构沿所述第二方向的宽度小于所述凹槽的宽度。可选地，当所述顶半导体层为第一导电类型轻掺杂时，所述第一导电类型重掺杂区的掺杂浓度大于所述顶半导体层的掺杂浓度的2个数量级以上。可选地，形成所述第一导电类型重掺杂区之前，还包括在所述半导体岛上沉积注入缓冲层的步骤。可选地，形成所述栅极结构后，还包括于所述栅极结构的侧面制作栅极侧墙的步骤。可选地，所述凹槽贯穿所述绝缘层或未贯穿所述绝缘层。可选地，所述半导体岛为十字形半导体岛，所述十字形半导体岛包括沿所述第一方向延伸的第一半导体层及沿所述第二方向延伸的第二半导体层，所述凹槽位于所述第二半导体层的下方；对所述第二半导体层的两端进行离子注入形成所述第一导电类型重掺杂区。可选地，所述两端区域的栅极结构沿第一方向的宽度大于所述第一导电类型重掺杂区的宽度。可选地，所述半导体岛为沿所述第一方向及第二方向延伸的条形半导体岛。可选地，所述两端区域的栅极结构呈“凹”字型，该“凹”字型的两个侧翼沿所述第二方向延伸至所述条形半导体岛外；所述体偏置接触区形成于该“凹”字型的凹陷腔上方。可选地，所述第一导电类型重掺杂区超出所述交叠区域的宽度介于5nm～100nm。本专利技术还提供一种具有漏电屏蔽结构的SOI场效应晶体管，所述SOI场效应晶体管包括：图形化SOI衬底，所述图形化SOI衬底包括底衬底、绝缘层及顶半导体层，所述顶半导体层下方的所述绝缘层中具有沿第一方向及第二方向延伸的凹槽，所述顶半导体层呈半导体岛，所述半导体岛完全覆盖所述凹槽，其中，所述顶半导体层为第一导电类型轻掺杂或第二导电类型轻掺杂或未掺杂；第一导电类型重掺杂区，形成于所述凹槽上方的沿所述第二方向延伸的所述顶半导体层的两端，所述第一导电类型重掺杂区在所述第二方向上的宽度大于位于所述凹槽上方的沿所述第二方向延伸的所述顶半导体层与所述绝缘层的交叠区域的宽度；栅极结构，形成于所述凹槽上方且包括中间区域的栅极结构及两端区域的栅极结构；第二导电类型的源区及漏区，沿所述第一方向形成于所述栅极结构的两端；体偏置电极，形成于所述第一导电类型重掺杂区上，当所述SOI场效应晶体管为NMOS管时，所述体偏置电极接低电平；当所述SOI场效应晶体管为PMOS管时，所述体偏置电极接高电平。可选地，所述两端区域的栅极结构沿所述第二方向覆盖部分所述第一导电类型重掺杂区，且所述栅极结构沿所述第二方向的宽度小于所述凹槽的宽度。可选地，当所述顶半导体层为第一导电类型轻掺杂时，所述第一导电类型重掺杂区的掺杂浓度大于所述顶半导体层的掺杂浓度的2个数量级以上。可选地，所述第一导电类型重掺杂区超出所述交叠区域的宽度介于5nm～100nm。可选地，所述凹槽贯穿所述绝缘层或未贯穿所述绝缘层。可选地，所述栅极结构的侧面还制作有栅极侧墙。可选地，所述半导体岛为十字形半导体岛，所述十字形半导体岛包括沿所述第一方向延伸的第一半导体层及沿所述第二方向延伸的第二半导体层，所述凹槽位于所述第二半导体层的下方，所述第一导电类型重掺杂区形成于所述第二半导体层的两端。可选地，所述两端区域的栅极结构沿第一方向的宽度大于所述第一导电类型重掺杂区的宽度。可选地，所述半导体岛为沿所述第一方向及第二方向延伸的条形半导体岛。可选地，所述两端区域的栅极结构呈“凹”字型，该“凹”字型的两个侧翼沿所述第二方向延伸至所述条形半导体岛外；所述体偏置接触区形成于该“凹”字型的凹陷腔上方。如上所述，本专利技术的具有漏电屏蔽结构的SOI场效应晶体管及其制备方法，通过对位于凹槽上方的沿所述第二方向延伸的顶半导体层的两端进行离子注入形成重掺杂区，且该重掺杂区在第二方向上的宽度大于位于凹槽上方的沿所述第二方向延伸的顶半导体层与绝缘层的交叠区域的宽度，可以在保证半导体岛下方的凹槽不与外界环境连通的情况下，有效隔绝总剂量效应导致的漏电沟道，使该器件对总剂量效应响应程度降低，同时，由于凹槽不与外界环境连通，可保持凹槽的真空状态或较低气压状态，且可以使得凹槽内的气体种类不变；另外，通过设置体偏置电极，可进一步调节沟道反型层与重掺杂区之间形成的PN结势垒的高度，从而进一步降低总剂量效应导致的漏电沟道，另外，在当器件具有阱结构时，该体偏置电极还能调节阱结构与沟道区之间形成的PN结势垒高度，进一步隔绝背栅的漏电通路。附图说明图1～图39显示为本专利技术实施例的具有漏电屏蔽结构的SOI场效应晶体管的制备方法各步骤所呈现的结构示意图。元件标号说明101凹槽102重叠接触部分200SOI衬底201底衬底202绝缘层203顶半导体层204凹槽205第二半导体层...

【技术保护点】
1.一种具有漏电屏蔽结构的SOI场效应晶体管的制备方法，其特征在于，所述制备方法包括步骤：/n提供一图形化SOI衬底，所述图形化SOI衬底包括底衬底、绝缘层及顶半导体层，所述顶半导体层下方的所述绝缘层中具有沿第一方向及第二方向延伸的凹槽，其中，所述顶半导体层为第一导电类型轻掺杂或第二导电类型轻掺杂或未掺杂；/n刻蚀所述顶半导体层，以形成半导体岛，所述半导体岛完全覆盖所述凹槽；/n对位于所述凹槽上方的沿所述第二方向延伸的所述顶半导体层的两端进行离子注入以形成第一导电类型重掺杂区，所述第一导电类型重掺杂区在所述第二方向上的宽度大于位于所述凹槽上方的沿所述第二方向延伸的所述顶半导体层与所述绝缘层的交叠区域的宽度，所述第一导电类型重掺杂区包括体偏置接触区；/n于所述半导体岛上形成包括栅介质层及栅金属层的栅极结构、第二导电类型的源区及第二导电类型的漏区；其中，所述源区及漏区沿所述第一方向形成于所述栅极结构的两端；所述栅极结构位于所述凹槽上方且包括中间区域的栅极结构及两端区域的栅极结构；/n于所述体偏置接触区上形成体偏置电极，当所述SOI场效应晶体管为NMOS管时，所述体偏置电极接低电平；当所述SOI场效应晶体管为PMOS管时，所述体偏置电极接高电平。/n...

【技术特征摘要】
1.一种具有漏电屏蔽结构的SOI场效应晶体管的制备方法，其特征在于，所述制备方法包括步骤：
提供一图形化SOI衬底，所述图形化SOI衬底包括底衬底、绝缘层及顶半导体层，所述顶半导体层下方的所述绝缘层中具有沿第一方向及第二方向延伸的凹槽，其中，所述顶半导体层为第一导电类型轻掺杂或第二导电类型轻掺杂或未掺杂；
刻蚀所述顶半导体层，以形成半导体岛，所述半导体岛完全覆盖所述凹槽；
对位于所述凹槽上方的沿所述第二方向延伸的所述顶半导体层的两端进行离子注入以形成第一导电类型重掺杂区，所述第一导电类型重掺杂区在所述第二方向上的宽度大于位于所述凹槽上方的沿所述第二方向延伸的所述顶半导体层与所述绝缘层的交叠区域的宽度，所述第一导电类型重掺杂区包括体偏置接触区；
于所述半导体岛上形成包括栅介质层及栅金属层的栅极结构、第二导电类型的源区及第二导电类型的漏区；其中，所述源区及漏区沿所述第一方向形成于所述栅极结构的两端；所述栅极结构位于所述凹槽上方且包括中间区域的栅极结构及两端区域的栅极结构；
于所述体偏置接触区上形成体偏置电极，当所述SOI场效应晶体管为NMOS管时，所述体偏置电极接低电平；当所述SOI场效应晶体管为PMOS管时，所述体偏置电极接高电平。


2.根据权利要求1所述的具有漏电屏蔽结构的SOI场效应晶体管的制备方法，其特征在于：所述两端区域的栅极结构沿所述第二方向覆盖部分所述第一导电类型重掺杂区，且所述栅极结构沿所述第二方向的宽度小于所述凹槽的宽度。


3.根据权利要求1所述的具有漏电屏蔽结构的SOI场效应晶体管的制备方法，其特征在于：当所述顶半导体层为第一导电类型轻掺杂时，所述第一导电类型重掺杂区的掺杂浓度大于所述顶半导体层的掺杂浓度的2个数量级以上。


4.根据权利要求1所述的具有漏电屏蔽结构的SOI场效应晶体管的制备方法，其特征在于：形成所述第一导电类型重掺杂区之前，还包括在所述半导体岛上沉积注入缓冲层的步骤。


5.根据权利要求1所述的具有漏电屏蔽结构的SOI场效应晶体管的制备方法，其特征在于：形成所述栅极结构后，还包括于所述栅极结构的侧面制作栅极侧墙的步骤。


6.根据权利要求1所述的具有漏电屏蔽结构的SOI场效应晶体管的制备方法，其特征在于：所述凹槽贯穿所述绝缘层或未贯穿所述绝缘层。


7.根据权利要求1所述的具有漏电屏蔽结构的SOI场效应晶体管的制备方法，其特征在于：所述半导体岛为十字形半导体岛，所述十字形半导体岛包括沿所述第一方向延伸的第一半导体层及沿所述第二方向延伸的第二半导体层，所述凹槽位于所述第二半导体层的下方；对所述第二半导体层的两端进行离子注入形成所述第一导电类型重掺杂区。


8.根据权利要求7所述的具有漏电屏蔽结构的SOI场效应晶体管的制备方法，其特征在于：所述两端区域的栅极结构沿第一方向的宽度大于所述第一导电类型重掺杂区的宽度。


9.根据权利要求1所述的具有漏电屏蔽结构的SOI场效应晶体管的制备方法，其特征在于：所述半导体岛为沿所述第一方向及第二方向延伸的条形半导体岛。


10.根据权利要求9所述的具有漏电屏蔽结构的SOI场效应晶体管的制备方法，其特征在于：所述两端区域的栅极结构呈“凹”字型，该“凹”字型的两个侧翼沿所述第二方向延伸至所述条形半导体岛外；所述体偏置接触区形成...

【专利技术属性】
技术研发人员：刘强，俞文杰，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：上海;31