芯片后端设计和版图设计方法、工具、芯片及存储介质技术

本申请实施例公开了一种芯片后端设计和版图设计方法、工具、芯片及存储介质，该生成方法包括：导入库文件和设计数据；布线PnR工具基于库文件和设计数据进行布线处理时，在执行完优化时序命令之后，执行第一写出命令，获得第一报告、第一网表以及第一文件；基于第一网表和第一文件，静态时序分析STA工具执行第一分析命令，生成第二报告；基于第一报告和第二报告，对PnR工具的信息进行修正，获得修正后信息；基于库文件和设计数据，STA工具执行第二分析命令，获得时序报告；若时序报告存在时序违规，则执行变更命令，对PnR工具的、所述修正后信息以外的其他信息进行ECO处理；STA工具继续执行下一个分析命令，直到获得的时序报告不存在时序违规，输出版图。

【技术实现步骤摘要】
芯片后端设计和版图设计方法、工具、芯片及存储介质
本专利技术涉及集成电路设计
，尤其涉及一种芯片后端设计和版图设计方法、工具、芯片及存储介质。
技术介绍
芯片后端设计时间在整个芯片设计周期中占据了很大的比重，因此，为了提高芯片的设计效率，如何缩短芯片后端设计的时间变的极为重要。在集成电路布图设计的过程中，由于集成电路后端设计的流程长、环节多，因此设计流程非常复杂。随着芯片规模越来越大，竞争越来越激烈，对芯片后端设计的要求也越来越高。目前，在进行芯片的后端设计时，需要通过工程变更指令(EngineerChangingOrder，ECO)流程的不断迭代来修复设计中所存在的问题。然而，布线工具和静态时序工具之间的不一致性会导致后端设计过程中的迭代次数的增多，严重影响了芯片的按时流片。
技术实现思路
本申请实施例提供了一种芯片后端设计和版图设计方法、工具、芯片及存储介质，能够大大减少ECO流程的迭代次数，进而缩短芯片后端设计的时间，有效提高芯片设计效率。本申请实施例的技术方案是这样实现的：第一方面，本申请实施例提供了一种芯片后端设计方法，所述方法包括：导入库文件和设计数据；其中，所述设计数据包括芯片前端设计后获得的门级网表和时序约束；布线PnR工具基于所述库文件和所述设计数据进行布线处理时，在执行完优化时序命令之后，执行第一写出命令，获得第一报告、第一网表以及第一文件；基于所述第一网表和所述第一文件，静态时序分析STA工具执行第一分析命令，生成第二报告；基于所述第一报告和所述第二报告，对所述PnR工具的信息进行修正，获得修正后信息；基于所述库文件和所述设计数据，所述STA工具执行第二分析命令，获得时序报告；若所述时序报告存在时序违规，则执行变更命令，对所述PnR工具的、所述修正后信息以外的其他信息进行ECO处理；所述STA工具继续执行下一个分析命令，直到获得的时序报告不存在时序违规，输出版图。第二方面，本申请实施例提供了一种版图设计方法，所述版图设计方法应用于EDA工具，所述方法包括：接收第四启动命令，启动版图设计流程，并解析所述第四启动命令中携带的库文件和设计数据；其中，所述设计数据包括芯片前端设计后获得的门级网表和时序约束；在基于所述库文件和所述设计数据，调用布线PnR工具进行所述版图设计流程中的布线处理时，若执行完优化时序命令，则生成第二停止命令和第二写出命令；响应所述第二停止命令，中止所述布线处理，同时响应所述第二写出命令，获取第三报告、第二网表以及第二文件；基于所述第二网表和所述第二文件，调用STA工具进行静态时序分析处理，生成第四报告；接收第五启动命令，启动校正流程，并基于所述第三报告和所述第四报告对所述PnR工具的信息进行修正，获得修正后信息；接收第六启动命令，基于所述修正后信息继续进行所述版图设计流程，输出版图。第三方面，本申请实施例提供了一种后端设计工具，所述后端设计工具包括：导入单元，第一获取单元，第一生成单元，第一修正单元，变更单元，第一输出单元，所述导入单元，用于导入库文件和设计数据；其中，所述设计数据包括芯片前端设计后获得的门级网表和时序约束；所述第一获取单元，用于布线PnR工具基于所述库文件和所述设计数据进行布线处理时，在执行完优化时序命令之后，执行第一写出命令，获得第一报告、第一网表以及第一文件；所述第一生成单元，用于基于所述第一网表和所述第一文件，静态时序分析STA工具执行第一分析命令，生成第二报告；所述第一修正单元，用于基于所述第一报告和所述第二报告，对所述PnR工具的信息进行修正，获得修正后信息；所述第一获取单元，还用于基于所述库文件和所述设计数据，所述STA工具执行第二分析命令，获得时序报告；所述变更单元，用于若所述时序报告存在时序违规，则执行变更命令，对所述PnR工具的、所述修正后信息以外的其他信息进行ECO处理；所述第一获取单元，还用于所述STA工具继续执行下一个分析命令，直到获得的时序报告不存在时序违规；所述第一输出单元，用于输出版图。第四方面，本申请实施例提供了一种后端设计工具，所述后端设计工具包括第一处理器、存储有所述第一处理器可执行指令的第一存储器，当所述指令被所述第一处理器执行时，实现如上所述的芯片后端设计方法。第五方面，本申请实施例提供了一种EDA工具，所述EDA工具包括：接收单元，解析单元，调用单元，第二生成单元，中止单元，第二获取单元，第二修正单元，第二输出单元，所述接收单元，用于接收第四启动命令，启动版图设计流程；所述解析单元，用于解析所述第四启动命令中携带的库文件和设计数据；其中，所述设计数据包括芯片前端设计后获得的门级网表和时序约束；所述调用单元，用于在基于所述库文件和所述设计数据，调用布线PnR工具进行所述版图设计流程中的布线处理时；所述第二生成单元，用于若执行完优化时序命令，则生成第二停止命令和第二写出命令；所述中止单元，用于响应所述第二停止命令，中止所述布线处理；所述第二获取单元，用于响应所述第二写出命令，获取第三报告、第二网表以及第二文件；所述调用单元，还用于基于所述第二网表和所述第二文件，调用STA工具进行静态时序分析处理，生成第四报告；所述接收单元，还用于接收第五启动命令，启动校正流程；所述第二修正单元，用于基于所述第三报告和所述第四报告对所述PnR工具的信息进行修正，获得修正后信息；所述接收单元，还用于接收第六启动命令；所述第二输出单元，用于基于所述修正后信息继续进行所述版图设计流程，输出版图。第六方面，本申请实施例提供了一种EDA工具，所述EDA工具包括第二处理器、存储有所述第二处理器可执行指令的第二存储器，当所述指令被所述第二处理器执行时，实现如上所述的版图设计方法。第七方面，本申请实施例提供了一种芯片，所述芯片包括可编程逻辑电路和/或程序指令，当所述芯片运行时，实现如上所述的芯片后端设计方法和版图设计方法。第八方面，本申请实施例提供了一种计算机可读存储介质，其上存储有程序，应用于后端设计工具和EDA工具中，所述程序被第一处理器执行时，实现如上所述的芯片后端设计方法，所述程序被第一处理器执行时，实现如上所述的版图设计方法。本申请实施例提供了一种芯片后端设计和版图设计方法、工具、芯片及存储介质，后端设计工具导入库文件和设计数据；其中，设计数据包括芯片前端设计后获得的门级网表和时序约束；布线PnR工具基于库文件和设计数据进行布线处理时，在执行完优化时序命令之后，执行第一写出命令，获得第一报告、第一网表以及第一文件；基于第一网表和第一文件，静态时序分析STA工具执行第一分析命令，生成第二报告；基于第一报告和第二报告，对PnR工具的信息进行修正，获得修正后信息；基于库文件和设计数据，STA工具执行第二分析命令，获得时序报告；本文档来自技高网...

【技术保护点】
1.一种芯片后端设计方法，其特征在于，所述芯片后端设计方法应用于后端设计工具，所述方法包括：/n导入库文件和设计数据；其中，所述设计数据包括芯片前端设计后获得的门级网表和时序约束；/n布线PnR工具基于所述库文件和所述设计数据进行布线处理时，在执行完优化时序命令之后，执行第一写出命令，获得第一报告、第一网表以及第一文件；/n基于所述第一网表和所述第一文件，静态时序分析STA工具执行第一分析命令，生成第二报告；/n基于所述第一报告和所述第二报告，对所述PnR工具的信息进行修正，获得修正后信息；/n基于所述库文件和所述设计数据，所述STA工具执行第二分析命令，获得时序报告；/n若所述时序报告存在时序违规，则执行变更命令，对所述PnR工具的、所述修正后信息以外的其他信息进行工程变更ECO处理；/n所述STA工具继续执行下一个分析命令，直到获得的时序报告不存在时序违规，输出版图。/n

【技术特征摘要】
1.一种芯片后端设计方法，其特征在于，所述芯片后端设计方法应用于后端设计工具，所述方法包括：
导入库文件和设计数据；其中，所述设计数据包括芯片前端设计后获得的门级网表和时序约束；
布线PnR工具基于所述库文件和所述设计数据进行布线处理时，在执行完优化时序命令之后，执行第一写出命令，获得第一报告、第一网表以及第一文件；
基于所述第一网表和所述第一文件，静态时序分析STA工具执行第一分析命令，生成第二报告；
基于所述第一报告和所述第二报告，对所述PnR工具的信息进行修正，获得修正后信息；
基于所述库文件和所述设计数据，所述STA工具执行第二分析命令，获得时序报告；
若所述时序报告存在时序违规，则执行变更命令，对所述PnR工具的、所述修正后信息以外的其他信息进行工程变更ECO处理；
所述STA工具继续执行下一个分析命令，直到获得的时序报告不存在时序违规，输出版图。


2.根据权利要求1所述的方法，其特征在于，所述基于所述第一网表和所述第一文件，所述STA工具执行第一分析命令，生成第二报告，包括：
基于所述第一网表和所述第一文件执行第一插入命令，对间隙进行插入处理；
执行第一抽取命令，提取第一寄生参数；
所述STA工具执行所述第一分析命令，对所述第一寄生参数进行静态分析处理，生成所述第二报告。


3.根据权利要求1所述的方法，其特征在于，所述基于所述第一报告和所述第二报告，对所述PnR工具的信息进行修正，获得修正后信息，包括：
根据所述第一报告中的holdslack和第二报告中的holdslack确定余量差值；
按照所述余量差值对所述PnR工具的信息进行修正处理。


4.根据权利要求3所述的方法，其特征在于，，按照所述余量差值对所述PnR工具的信息进行修正处理，包括：
将所述余量差值反标至所述PnR工具，完成修正处理。


5.根据权利要求1所述的方法，其特征在于，所述导入库文件和设计数据之前，所述方法还包括：
执行第一启动命令，启动后端设计流程。


6.根据权利要求5所述的方法，其特征在于，所述PnR工具基于所述库文件和所述设计数据进行布线处理时，在执行完优化时序命令之后，所述方法还包括：
执行第一停止命令，中止所述后端设计流程中的布线处理；
执行第二启动命令，启动校正流程，以通过所述校正流程对所述PnR工具的信息进行修正，获得修正后信息。


7.根据权利要求6所述的方法，其特征在于，所述基于所述第一报告和所述第二报告，对所述PnR工具的信息进行修正，获得修正后信息之后，所述方法还包括：
执行第三启动命令，继续进行所述后端设计流程，以完成芯片的后端设计，输出所述版图。


8.一种版图设计方法，其特征在于，所述版图设计方法应用于EDA工具，所述方法包括：
接收第四启动命令，启动版图设计流程，并解析所述第四启动命令中携带的库文件和设计数据；其中，所述设计数据包括芯片前端设计后获得的门级网表和时序约束；
在基于所述库文件和所述设计数据，调用布线PnR工具进行所述版图设计流程中的布线处理时，若执行完优化时序命令，则生成第二停止命令和第二写出命令；
响应所述第二停止命令，中止所述布线处理，同时响应所述第二写出命令，获取第三报告、第二网表以及第二文件；
基于所述第二网表和所述第二文件，调用STA工具进行静态时序分析处理，生成第四报告；
接收第五启动命令，启动校正流程，并基于所述第三报告和所述第四报告对所述PnR工具的信息进行修正，获得修正后信息；
接收第六启动命令，基于所述修正后信息继续进行所述版图设计流程，输出版图。


9.根据权利要求8所述的方法，其特征在于，所述基于所述修正后信息继续进行所述版图设计流程，输出版图，包括：
基于所述库文件和所述设计数据，调用所述STA工具进行静态时序分析处理，获得时序报告；
若所述时序报告存在时序违规，...

【专利技术属性】
技术研发人员：刘君，
申请(专利权)人：OPPO广东移动通信有限公司，
类型：发明
国别省市：广东;44