一种能够以高精度和低成本进行半导体集成电路测试的静电耐压测试方法。在这一方法中，在将半导体集成电路１００的接地管脚ＶＳＳ和ＶＳＳＩ之一接地的状态下，将静电从静电放电装置１０２施加到半导体集成电路１００的所有管脚，在此之后，在将电源装置１０６连接到半导体集成电路１００的电源管脚ＶＤＤ，并将另一方接地的状态下，将漏电电流测试装置１１６连接于所有信号管脚，并测试管脚漏电电流，而且在将半导体集成电路１００的内部电路的接地管脚ＶＳＳＩ接地和将漏电电流测试装置１０４连接到电源管脚ＶＤＤＩ的状态下，将提供数字信号的图形生成器１０５连接到信号输入管脚（ＩＮ，Ｉ／Ｏ），并测试电源漏电电流。
【技术实现步骤摘要】
作为一种静电耐压测试方法，例如，序列号为No.2000-111596(0015～0025，参见图1)的未经审查的日本专利出版物所公开的方法，已为人们所熟悉。以下，将参照图1给出这一方法的概要描述。图1是一个方框图，显示了一种传统的静电耐压测试装置10的示范性配置。在上述的文档中，公开了一种静电测试装置，如图1中所示，该静电测试装置配有用于固定包括预定电路(测试中的产品)的电部件11的部件固定部分12；放电部分(放电枪)13，其位于与固定在部件固定部分12中的这个电部件(测试中的产品)11相反的位置处并通过施加高压被放电；以及测试部分14，用于在放电之后测试电部件(测试中的产品)11的电路是否正常，并被配置成可在将静电从放电部分(放电枪)13施加到电部件(测试中的产品)11同时将电部件(测试中的产品)11固定在部件固定部分12之后，在放电之后，由测试部分14执行在放电之后的电部件(测试中的产品)11的电路是否正常的测试；以及其中将向固定在部件固定部分12中的电部件(测试中的产品)11提供电能的电源(直流电源)15提供在部件固定部分12的上行(upstream)，将电源侧开关元件16放置在该电源(直流电源)15和电部件(测试中的产品)11之间，以及将测试部分侧开关元件17放置在测试部分14和电部件(测试中的产品)11之间，并且提供用于控制放电部分(放电枪)13的驱动和测试部分14的测试的控制部分18。序列号为No.HEI 10-123212(参见图1)的未经审查的日本专利出版物中描述了一种涉及允许无接触管脚漏电电流测试的输入/输出电路的传统技术。然而，利用序列号为No.2000-111596的未经审查的日本专利发表物中所公开的静电耐压测试方法，在静电放电之后，通过测试半导体集成电路的操作状态，来确定电路是否正常，但由于存在着即使操作正常也会出现某些类型的静电击穿的情况，所以使用这一公开的方法来检测出这样的小静电击穿的发生是不可能的。当小静电击穿的发生以漏电电流的形式表现时，小静电击穿的发生将导致增大的电流消耗，并能成为热生成的原因。因此，不可能使用序列号为2000-111596的未经审查的日本专利出版物中所公开的静电耐压测试方法充分地进行半导体集成电路测试。
技术实现思路
本专利技术的一个目的是，提供一种能够以高精度和低成本进行半导体集成电路测试的静电耐压测试方法与装置。根据本专利技术的一个方面，在一种半导体集成电路静电耐压测试方法中，在将半导体集成电路的电源管脚或接地管脚接地的同时，将静电施加到该半导体集成电路的所希望的管脚上，在此之后，在将电能提供给该半导体集成电路的电源管脚或接地管脚而且另一种管脚接地的同时，为所有信号管脚测试管脚漏电电流；而且，在将该半导体集成电路的内部电路和输入/输出电路两者的电源管脚或接地管脚都接地，并将电能提供给输入/输出电路的电源管脚或接地管脚中的另一种管脚，以及将数字信号提供给信号输入管脚的同时，通过使用内部电路的电源管脚或接地管脚中的另一种管脚来测试电源漏电电流。根据本专利技术的另一个方面，在一种半导体集成电路静电耐压测试方法中，在将该半导体集成电路的电源管脚或接地管脚接地以及半导体集成电路配有专用漏电电流测试管脚的同时，将静电施加到该半导体集成电路的所希望的管脚上，在此之后，在将半导体集成电路的内部电路和输入/输出电路两者的电源管脚或接地管脚都接地，并将电能提供给输入/输出电路的电源管脚或接地管脚中的另一种管脚的同时，将数字信号提供到所述专用漏电电流测试管脚，将输入/输出电路设置成高阻抗模式并且测试管脚漏电电流，将连接到内部电路的输入信号控制为低电平或高电平，以及通过使用内部电路的电源管脚或接地管脚中的另一种管脚来测试电源漏电电流。根据本专利技术的又一个方面，在一种半导体集成电路静电耐压测试方法中，在半导体集成电路中，提供了一个或多个触发器，通过将多个允许无接触管脚漏电电流测试的输入/输出电路连接在一起，来形成专用漏电电流测试触发器链，其中，所述允许无接触管脚漏电电流测试的输入/输出电路并入了能够在不与外部接触的情况下进行管脚漏电电流测试的专用电路，以及在将该半导体集成电路的电源管脚或接地管脚接地的同时，将静电施加到该半导体集成电路的所希望的管脚，在此之后，在将半导体集成电路的内部电路和输入/输出电路两者的电源管脚或接地管脚均接地，并将电能提供给该输入/输出电路的电源管脚或接地管脚中的另一种管脚的同时，将数字信号提供给提供到输入/输出电路的专用漏电电流测试管脚，通过测试从专用漏电电流测试管脚输出的数字信号的逻辑，来测试该输入/输出电路的管脚漏电电流，将连接到内部电路的输入信号控制为低电平或高电平，以及通过使用内部电路的电源管脚或接地管脚中的另一种管脚来测试电源漏电电流。根据本专利技术的又一个方面，一种半导体集成电路静电耐压测试装置包括静电放电部分，用于，在将半导体集成电路的电源管脚或接地管脚接地的同时，将静电施加到该半导体集成电路的所希望的管脚上；第一漏电电流测试部分，用于，在将能量提供给半导体集成电路的电源管脚或接地管脚并且将另一种管脚接地的同时，测试所有信号管脚的管脚漏电电流；以及第二漏电电流测试部分，用于，在将半导体集成电路的内部电路和输入/输出电路两者的电源管脚或接地管脚均接地，并将能量提供给输入/输出电路的电源管脚或接地管脚中的另一种管脚，和将数字信号提供给信号输入管脚的同时，通过使用内部电路的电源管脚或接地管脚中的另一种管脚来测试电源漏电电流。根据本专利技术的又一个方面，一种半导体集成电路静电耐压测试装置包括半导体集成电路的输入/输出电路，其中，该输入/输出电路配有一个或多个触发器，用于形成专用漏电电流测试触发器链，并且并入了能够在不与外部接触的情况下，进行管脚漏电电流测试的专用电路；静电放电部分，用于，在将所述半导体集成电路的电源管脚或接地管脚接地的同时，将静电施加到该半导体集成电路的所希望的管脚上；测试部分，用于，在将半导体集成电路的内部电路和输入/输出电路两者的电源管脚或接地管脚均接地，并将电能提供给输入/输出电路的电源管脚或接地管脚中的另一种管脚的同时，将数字信号提供到提供给输入/输出电路的专用漏电电流测试管脚上，并通过测试从专用漏电电流测试管脚输出的数字信号的逻辑，来测试管脚漏电电流；以及漏电电流测试部分，用于，将数字信号提供到专用漏电电流测试管脚，和通过使用内部电路的电源管脚或接地管脚中的另一种管脚来测试电源漏电电流。根据本专利技术的又一个方面，在一种半导体集成电路中，在将半导体集成电路的电源管脚或接地管脚接地的同时，将静电施加到该半导体集成电路的所希望的管脚上，在此之后，在将半导体集成电路的内部电路和输入/输出电路两者的电源管脚或接地管脚均接地，并将电能提供给输入/输出电路的电源管脚或接地管脚中的另一种管脚的同时，将数字信号提供到提供给输入/输出电路的专用漏电电流测试管脚上，并提供一个或多个触发器，用于通过测试从专用漏电电流测试管脚输出的数字信号的逻辑，来测试输入/输出电路的管脚漏电电流，将连接到内部电路的输入信号控制为低电平或高电平，以及通过使用内部电路的电源管脚或接地管脚中的另一种管脚来测试电源漏电电流，通过将多个允许无接触管脚漏电电流测试的输入/输本文档来自技高网...
【技术保护点】
一种半导体集成电路静电耐压测试方法，其中，在将半导体集成电路的电源管脚或接地管脚接地的状态下，将静电施加到所述半导体集成电路的一个或多个所希望的管脚上，在此之后，在将电能提供给所述半导体集成电路的电源管脚和接地管脚中的一种管脚而且另一种管脚接地的状态下，为所有信号管脚执行管脚漏电电流测试，以及，在将所述半导体集成电路的内部电路和输入／输出电路两者的电源管脚和接地管脚中的一种管脚都接地，并且将电能提供给所述输入／输出电路的电源管脚和接地管脚中的另一种管脚和将一个或多个数字信号提供到一个或多个信号输入管脚的状态下，通过使用所述内部电路的电源管脚和接地管脚中的另一种管脚来执行电源漏电电流测试。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：伊藤稔，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。