包括具有超晶格的增强接触结构的半导体器件和相关方法技术

半导体器件(30)可包括其中具有沟槽(32)的半导体衬底(31)，和至少部分覆盖沟槽的底部和侧壁部分的超晶格衬层(25)。超晶格衬层可包括堆叠的层组，其中每个层组包括限定了基础半导体部分的堆叠的基础半导体单层，和被约束在相邻的基础半导体部分的晶体晶格内的至少一个非半导体单层。半导体器件还可包括在超晶格衬层上并且具有被超晶格衬层约束在其中的掺杂剂(34)的半导体盖层(33)，和在沟槽内的传导体(36、37)。

【技术实现步骤摘要】
【国外来华专利技术】包括具有超晶格的增强接触结构的半导体器件和相关方法
本公开内容大体上涉及半导体器件，并且更特别地涉及具有增强接触结构的半导体器件和相关方法。背景提出了结构和技术来增强半导体器件的性能，例如通过增强载流子的迁移率。例如，Currie等人的美国专利申请号2003/0057416公开硅、硅-锗和弛豫硅的应变材料层并且应变材料层还包括无杂质区域(否则将引起性能劣化)。在上部硅层中产生的双轴应变改变载流子迁移率，使较高速度和/或较低功率的器件成为可能。Fitzgerald等人已公布的美国专利申请号2003/0034529公开了也基于类似应变硅技术的CMOS逆变器。Takagi的美国专利号6,472,685B2公开了半导体器件，其包括夹在硅层之间的硅和碳层，使得第二硅层的导带和价带接收拉伸应变。具有较小有效质量并由施加至栅极的电场引起的电子被限制在第二硅层中，因此声称n-通道MOSFET具有较高的迁移率。Ishibashi等人的美国专利号4,937,204公开了超晶格，其中交替和外延生长多个层(小于八个单层)，并且含有分数(fractional本文档来自技高网...

【技术保护点】
1.半导体器件,包含：/n其中具有沟槽的半导体衬底；/n至少部分覆盖该沟槽的底部和侧壁部分的超晶格衬层，该超晶格衬层包含多个堆叠的层组，每个层组包含限定了基础半导体部分的多个堆叠的基础半导体单层，和被约束在相邻的基础半导体部分的晶体晶格内的至少一个非半导体单层；/n在该超晶格衬层上并且包含被该超晶格衬层约束在其中的掺杂剂的半导体盖层；和/n在该沟槽内的传导体。/n

【技术特征摘要】
【国外来华专利技术】20180308 US 62/640,3921.半导体器件,包含：
其中具有沟槽的半导体衬底；
至少部分覆盖该沟槽的底部和侧壁部分的超晶格衬层，该超晶格衬层包含多个堆叠的层组，每个层组包含限定了基础半导体部分的多个堆叠的基础半导体单层，和被约束在相邻的基础半导体部分的晶体晶格内的至少一个非半导体单层；
在该超晶格衬层上并且包含被该超晶格衬层约束在其中的掺杂剂的半导体盖层；和
在该沟槽内的传导体。


2.根据权利要求1所述的半导体器件，其中该传导体包含与该半导体盖层相邻并包含第一金属的金属衬层，和与该金属衬层相邻、填充该沟槽并包含第二金属的金属体。


3.根据权利要求2所述的半导体器件，其中该传导体还包含硅化物。


4.根据权利要求2所述的半导体器件，其中该半导体盖层包含硅；和第一金属包含钛、钴和镍中至少一种。


5.根据权利要求4所述的半导体器件，其中第二金属包含钨。


6.根据权利要求1所述的半导体器件，其中该传导体限定源/漏接触。


7.根据权利要求1所述的半导体器件，其中该基础半导体单层包含硅。


8.根据权利要求1所述的半导体器件，其中该至少一个非半导体单层包含氧。


9.根据权利要求1所述的半导体器件，其中该掺杂剂包含硼、砷和磷中至少一种。


10.用于制造半导体器件的方法，包括：
在半导体衬底中形成沟槽；
形成覆盖该沟槽的底部和侧壁部分的超晶格衬层，该超...

【专利技术属性】
技术研发人员：R·J·史蒂芬森，R·伯顿，D·康奈利，N·W·寇迪，R·J·梅尔斯，D·筹托夫，E·特洛特曼，
申请(专利权)人：阿托梅拉公司，
类型：发明
国别省市：美国;US