具有硅上腔桥的分解的管芯互连制造技术

实施例公开了具有管芯组件的电子封装以及形成这种电子封装的方法。在实施例中，管芯组件包括：第一管芯；第二管芯，与第一管芯在横向上相邻。在实施例中，第一管芯和第二管芯均包括：第一半导体层；绝缘体层，在第一半导体层上方；第二半导体层，在绝缘体层上方。在实施例中，穿过第二半导体层设置腔。在实施例中，管芯组件还包括：桥接衬底，将第一管芯电耦合到第二管芯，其中，桥位于第一管芯的腔和第二管芯的腔中。

【技术实现步骤摘要】
具有硅上腔桥的分解的管芯互连
本公开内容的实施例涉及电子封装，更具体而言，涉及具有利用硅上腔桥互连的分解的管芯的电子封装。
技术介绍
随着半导体工业中对性能需求的不断提高，与使用单个单片管芯相反，也存在对管芯分解的需求。管芯的分解需要将多个管芯连接在一起，以使它们作为一个管芯运行。然而，多个管芯的互连具有挑战性。特别地，封装衬底制造技术目前不能提供足够精细的线/间距能力以在封装衬底上制造互连。已经提出了几种解决方案以满足所需的线/间距分辨率。一种这样的解决方案是使用嵌入式多管芯互连桥(EMIB)。EMIB架构包括将桥接衬底嵌入到封装衬底中。桥接衬底可以耦合在管芯之间并且提供所需的精细线/间距迹线。然而，将桥接衬底嵌入封装衬底中并非没有问题。例如，桥接衬底的存在要求从封装衬底去除两到三层铜以容纳EMIB管芯。去除这些铜层会切割Vccin馈入电源层。这会对负载线(LL)产生不利影响，从而迫使增加封装层数以保持足够的性能。另外，EMIB管芯阻挡封装底部的连接盘侧电容器(LSC)与硅管芯之间的过孔拼接(viastitching)。提供分本文档来自技高网...

【技术保护点】
1.一种管芯组件，包括：/n第一管芯；/n第二管芯，所述第二管芯与所述第一管芯在横向上相邻，其中，所述第一管芯和所述第二管芯均包括：/n第一半导体层；/n绝缘体层，所述绝缘体层在所述第一半导体层上方；/n第二半导体层，所述第二半导体层在所述绝缘体层上方；/n腔，所述腔穿过所述第二半导体层设置；以及/n桥接衬底，所述桥接衬底将所述第一管芯电耦合到所述第二管芯，其中，所述桥位于所述第一管芯的腔和所述第二管芯的腔中。/n

【技术特征摘要】
20190507 US 16/405,6101.一种管芯组件，包括：
第一管芯；
第二管芯，所述第二管芯与所述第一管芯在横向上相邻，其中，所述第一管芯和所述第二管芯均包括：
第一半导体层；
绝缘体层，所述绝缘体层在所述第一半导体层上方；
第二半导体层，所述第二半导体层在所述绝缘体层上方；
腔，所述腔穿过所述第二半导体层设置；以及
桥接衬底，所述桥接衬底将所述第一管芯电耦合到所述第二管芯，其中，所述桥位于所述第一管芯的腔和所述第二管芯的腔中。


2.根据权利要求1所述的管芯组件，其中，所述第一管芯的腔沿着所述第一管芯的第一边缘，并且其中，所述第二管芯的腔沿着所述第二管芯的第一边缘。


3.根据权利要求2所述的管芯组件，其中，所述第一管芯的第一边缘面向所述第二管芯的第一边缘。


4.根据权利要求1、2或3所述的管芯组件，其中，所述第一管芯和所述第二管芯还包括：
在所述第一半导体层中的有源区。


5.根据权利要求4所述的管芯组件，其中，所述有源区通过穿过所述第一半导体层和所述绝缘体层的穿衬底过孔(TSV)电耦合到所述桥。


6.根据权利要求1、2或3所述的管芯组件，其中，所述第一半导体层和所述第二半导体层包括相同的半导体材料。


7.根据权利要求1、2或3所述的管芯组件，其中，所述第一半导体层包括硅或III-V族半导体系统。


8.根据权利要求1、2或3所述的管芯组件，其中，所述第一半导体层的厚度小于所述第二半导体层的厚度。


9.根据权利要求1、2或3所述的管芯组件，其中，所述桥接衬底是无源部件。


10.根据权利要求1、2或3所述的管芯组件，其中，所述桥接衬底是有源部件。


11.一种电子封装，包括：
封装衬底；
管芯组件，所述管芯组件耦合到所述封装衬底，其中，所述管芯组件包括：
第一管芯；
第二管芯，所述第二管芯与所述第一管芯相邻；
腔，所述腔进入到所述第一管芯和所述第二管芯中；以及
桥接衬底，所述桥接衬底在所述腔中，其中，所述桥接衬底将所述第一管芯电耦合到所述第二管芯。


12.根据权利要求11所述的电子封装，其中，所述第一管芯和所述第二管芯中的每一个均包括有源表面，其中，所述有源表面面向所述封装衬底。

...

【专利技术属性】
技术研发人员：K·C·杨，E·H·吴，M·S·林，R·赞克曼，T·卡姆嘎因，W·C·宋，B·P·许，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US