结型场效应管及其制作方法、半导体芯片技术

本发明专利技术提出了一种结型场效应管及其制作方法、半导体芯片，结型场效应管包括：一第一导电类型衬底；一第二导电类型阱，配置于第一导电类型衬底上；一第一导电类型隔离层，配置于第二导电类型阱上；一源端，配置在第一导电类型隔离层上；一漏端，配置在第一导电类型隔离层上；一第一栅端，配置在第一导电类型隔离层上；一第二栅端，配置在第一导电类型隔离层上，耦接于第一栅端。由于配置有第一导电类型隔离层，使衬底对结型场效应管的干扰会降低到很低。并且，由于不需要在结型场效应管周边设置隔离环，从而可以降低尺寸。另外，由于配置有第三栅端，从而可以降低夹断电压。以及，将第一导电类型隔离层设置成多个子隔离层，可以提高击穿电压。

【技术实现步骤摘要】
结型场效应管及其制作方法、半导体芯片
本专利技术涉及半导体领域，更具体地，涉及一种结型场效应管及其制作方法、半导体芯片。
技术介绍
场效应晶体管(FET)是一种使用非常广泛的半导体芯片。FET通常分为结型场效应晶体管(JFET)和金属-氧化物型(MOSFET)场效应晶体管两种。结型场效应管(JFET)是一种利用耗尽层宽度改变导电沟道的宽窄来控制漏极电流的大小的器件。与MOSFET器件类似，JFET也分为N沟沟道和P沟道两种。以N沟道为例，它是在N型半导体硅片的两侧各制造一个PN结，形成两个PN结夹着一个N型沟道的结构。P区即为栅极(G)，N型硅的一端是漏极(D)，另一端是源极(S)。请参见图1，图1是一种现有的N沟道JFET的结构示意图。如图1所示，N沟道JFET包括衬底111(P-sub)、高压N型阱112(HVNwell)、源端113(即源极)、漏端114(即漏极)及栅端115(即栅极)。当JFET周边的N型盆端116(TUB)可能因为栓锁(Latch-up)测试等原因电位低于衬底111时，则衬底111和盆端116的PN二极管正向导通，从而JFET的高压N型阱112、衬底111、N型盆端116的NPN开启，JFET的漏端114和源端113作为集电极收集电子。同样的，当JFET周围的衬底111可能因为静电防护(ESD)测试等原因电位被抬高时，衬底111和高压N型阱112的PN二极管会正向导通，此时N型盆端116的电位为高，JFET的高压N型阱112、衬底111、N型盆端116的NPN开启，JFET的漏端113和源端114作为发射极向衬底111注入电子。以上两种情形，JFET的源/漏端电位会受到影响，进而干扰了芯片的正常工作。通常，为了减少衬底111对JFET的干扰，通常会在JFET的四周围上一圈很宽的N型隔离环进行隔离，即，漏端114与盆端116间的区域设置隔离环，但这一方法浪费很多芯片面积，且隔离效果不明显。因此，提供一种结型场效应管及其制作方法、半导体芯片，以提高抗衬底干扰能力，并节省了芯片面积，是本领域亟待解决的问题。
技术实现思路
有鉴于此，本专利技术提供了一种结型场效应管及其制作方法、半导体芯片，解决了现有技术中结型场效应管的抗衬底干扰能力及芯片面积浪费的技术问题。一方面，本专利技术提出了一种结型场效应管，包括：一第一导电类型衬底；一第二导电类型阱，配置于所述第一导电类型衬底上；一第一导电类型隔离层，配置于所述第二导电类型阱上，所述第一导电类型隔离层为深掺杂第一导电类型离子层；一源端，配置在所述第一导电类型隔离层上；一漏端，配置在所述第一导电类型隔离层上；一第一栅端，配置在所述第一导电类型隔离层上；一第二栅端，配置在所述第一导电类型隔离层上，耦接于所述第一栅端。可选地，所述第二导电类型阱为高压第二导电类型阱。可选地，结型场效应管还包括：一第三栅端，位于所述源端与所述漏端间，耦接于所述第一栅端、所述第二栅端。可选地，结型场效应管还包括：所述第一导电类型隔离层包括多个耦接的子隔离层。可选地，所述结型场效应管为N型沟道场效应管，其中，所述第一导电类型为P型，所述第二导电类型为N型。可选地，所述结型场效应管为P型沟道场效应管，其中，所述第一导电类型为N型，所述第二导电类型为P型。另一方面，提出了一种结型场效应管的制作方法，包括：提供一第一导电类型衬底；在所述第一导电类型衬底形成一第二导电类型阱；在所述第二导电类型阱上采用高能注入形成所述深掺杂第一导电类型离子层；在所述第一导电类型隔离层上形成一源端、一漏端、一第一栅端、一第二栅端，所述第二栅端耦接于所述第一栅端。可选地，在第一导电类型衬底形成一第二导电类型阱包括：在第一导电类型衬底形成高压第二导电类型阱。可选地，还包括：形成一第三栅端，位于所述源端与所述漏端间，耦接于所述第一栅端、所述第二栅端。可选地，在所述第二导电类型阱上形成一第一导电类型隔离层包括：在所述第二导电类型阱上形成多个耦接的子隔离层。再一方面，本专利技术提出了一种半导体芯片，包括：一上述任一项所述的结型场效应管；一盆端，配置于所述第二导电类型阱上，与所述第一导电类型隔离层在所述第一导电类型衬底上投影不交叠。本专利技术的一种结型场效应管及其制作方法、半导体芯片，由于配置有第一导电类型隔离层，将漏端、源端和盆端进行隔开，这样第一导电类型衬底对结型场效应管的干扰会降低到很低。并且，由于不需要在结型场效应管周边设置隔离环，从而可以节省面积，降低尺寸。另外，当在源端与漏端间的沟道区域配置有第三栅端时，通过第一导电类型隔离层与第三栅端一起对第二导电类型阱进行夹断，从而可以降低夹断电压。以及，将第一导电类型隔离层设置成多个子隔离层，掺杂浓度会有所降低，从而可以提高结型场效应管的击穿电压。通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其它特征及其优点将会变得清楚。附图说明被结合在说明书中并构成说明书的一部分的附图示出了本专利技术的实施例，并且连同其说明一起用于解释本专利技术的原理。图1是一种现有的N沟道JFET的结构示意图；图2为本专利技术一实施例的结型场效应管的结构示意图；图3为本专利技术另一实施例的结型场效应管的结构示意图；图4为本专利技术又一实施例的结型场效应管的结构示意图；图5为本专利技术的再一实施例的一种结型场效应管的制作方法的流程示意图。具体实施方式现在将参照附图来详细描述本专利技术的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本专利技术的范围。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本专利技术及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。参考图2，图2为本专利技术一实施例的结型场效应管的结构示意图。如图2所示，结型场效应管包括一第一导电类型衬底211、一第二导电类型阱212、一第一导电类型隔离层213、一源端214、一漏端215、一第一栅端216、一第二栅端217。本实施例中，以N型结型场效应管为例进行说明，即，第一导电类型为P型，第二导电类型为N型。第一导电类型衬底211，为P型衬底(P-sub)。第二导电类型阱212，可以是高压N阱(HVNwell)，配置于第一导电类型衬底211上。第一导电类型隔离层213，为深掺本文档来自技高网...

【技术保护点】
1.一种结型场效应管，其特征在于，包括：/n一第一导电类型衬底；/n一第二导电类型阱，配置于所述第一导电类型衬底上；/n一第一导电类型隔离层，配置于所述第二导电类型阱上，所述第一导电类型隔离层为深掺杂的第一导电类型离子层；/n一源端，配置在所述第一导电类型隔离层上；/n一漏端，配置在所述第一导电类型隔离层上；/n一第一栅端，配置在所述第一导电类型隔离层上；/n一第二栅端，配置在所述第一导电类型隔离层上，耦接于所述第一栅端。/n

【技术特征摘要】
1.一种结型场效应管，其特征在于，包括：
一第一导电类型衬底；
一第二导电类型阱，配置于所述第一导电类型衬底上；
一第一导电类型隔离层，配置于所述第二导电类型阱上，所述第一导电类型隔离层为深掺杂的第一导电类型离子层；
一源端，配置在所述第一导电类型隔离层上；
一漏端，配置在所述第一导电类型隔离层上；
一第一栅端，配置在所述第一导电类型隔离层上；
一第二栅端，配置在所述第一导电类型隔离层上，耦接于所述第一栅端。


2.根据权利要求1所述的结型场效应管，其特征在于，所述第二导电类型阱为高压第二导电类型阱。


3.根据权利要求1所述的结型场效应管，其特征在于，还包括：
一第三栅端，位于所述源端与所述漏端间，耦接于所述第一栅端、所述第二栅端。


4.根据权利要求1、2或3所述的结型场效应管，其特征在于，还包括：
所述第一导电类型隔离层包括多个耦接的子隔离层。


5.根据权利要求4所述的结型场效应管，其特征在于，所述结型场效应管为N型沟道场效应管，其中，所述第一导电类型为P型，所述第二导电类型为N型。


6.根...

【专利技术属性】
技术研发人员：王炜槐，
申请(专利权)人：杰华特微电子杭州有限公司，
类型：发明
国别省市：浙江;33