能够减少读取时间的存储系统技术方案

一种偏置电路包括充电电流再现单元、单元电流再现单元、电流比较器以及位线偏置发生器。所述充电电流再现单元根据流经电压偏置晶体管的充电电流来生成充电参考电压。所述单元电流再现单元根据流经共源晶体管的单元电流来生成单元参考电压。所述电流比较器包括用于根据所述充电参考电压生成复制充电电流的第一电流发生器以及用于根据所述单元参考电压生成复制单元电流的第二电流发生器。所述位线偏置发生器根据所述复制充电电流和所述复制单元电流之间的差异生成位线偏置电压，以控制页缓冲器对位线进行充电。

【技术实现步骤摘要】
能够减少读取时间的存储系统
本专利技术涉及一种存储系统，更具体而言，涉及一种能够减少读取时间的存储系统。
技术介绍
在存储系统中，通常通过感测由存储单元导致的位线上的数据电压来读取存储在存储单元中的数据。例如，在NAND存储器读取序列中，为了读取存储在存储单元中的数据，可以首先将耦合至存储单元的位线预充电至预定电平。在已经建立位线的电压之后，可以提高耦合至存储单元的字线，以使存储单元根据存储在存储单元中的数据生成电流。如果尚未对存储单元进行编程，则存储单元可以生成使位线的电压被拉下的显著电流。否则，如果存储单元已经被编程，则存储单元将不生成任何电流或将仅生成微不足道的电流，使得位线的电压将保持在相似的电平。因此，通过感测位线的电压，可以读取存储在存储单元中的数据。然而，由于不可避免的寄生电阻器和电容器导致位线是电阻性和电容性的，因此位线的建立时间将占总的读取时间的很大一部分。此外，由于电阻和电容特性是不可预测的并且随工艺而变化，因此不同存储单元所需的建立时间也不同。因此，始终应用最坏情况的建立时间以确保感测精度。另外，在现有技术中，利用由预定电压控制的主从晶体管对位线进行预充电。在这种情况下，随着位线的电压接近期望电平，充电能力可能降低，这也增加了读取时间。
技术实现思路
本专利技术的一个实施例公开了一种存储系统。所述存储系统包括多个存储单元、电压偏置晶体管、页缓冲器、共源晶体管和偏置电路。第一存储单元耦合至位线。所述电压偏置晶体管具有用于接收第一系统电压的第一端子、第二端子、以及用于接收第一偏置电压的控制端子。所述页缓冲器耦合至所述位线和所述电压偏置晶体管的第二端子。所述页缓冲器在预充电操作期间根据位线偏置电压将第一位线充电到第一系统电压，并且在感测操作期间形成从所述第一位线到感测放大器的感测路径。所述共源晶体管具有耦合至所述第一位线的第一端子、用于接收小于所述第一系统电压的第二系统电压的第二端子、以及用于接收控制信号的控制端子。所述偏置电路包括充电电流再现单元、单元电流再现单元、电流比较器以及位线偏置发生器。所述充电电流再现单元耦合至所述电压偏置晶体管。所述充电电流再现单元根据流经所述电压偏置晶体管的充电电流生成充电参考电压。所述单元电流再现单元耦合至所述共源晶体管。所述单元电流再现单元根据流经所述共源晶体管的单元电流生成单元参考电压。所述电流比较器耦合至所述充电电流再现单元和所述单元电流再现单元。所述电流比较器包括第一电流发生器和第二电流发生器。所述第一电流发生器根据所述充电参考电压生成复制充电电流，所述第二电流发生器根据所述单元参考电压生成复制单元电流。所述位线偏置发生器耦合至所述电流比较器和所述第一页缓冲器。所述位线偏置发生器根据第一复制充电电流和第一复制单元电流之间的差异来生成所述位线偏置电压。本专利技术的另一实施例公开了一种偏置电路。所述偏置电路包括充电电流再现单元、单元电流再现单元、电流比较器以及位线偏置发生器。所述充电电流再现单元耦合至电压偏置晶体管，并且根据流经所述电压偏置晶体管的充电电流生成充电参考电压。所述单元电流再现单元耦合至共源晶体管，并且根据流经所述共源晶体管的单元电流生成单元参考电压。所述电流比较器耦合至所述充电电流再现单元和所述单元电流再现单元。所述电流比较器包括第一电流发生器和第二电流发生器。所述第一电流发生器根据所述充电参考电压生成复制充电电流，所述第二电流发生器根据所述单元参考电压生成复制单元电流。所述位线偏置发生器耦合至所述电流比较器和页缓冲器，并且生成位线偏置电压以控制所述页缓冲器，从而根据所述复制充电电流和所述复制单元电流之间的差异对位线进行充电。多个第一存储单元耦合至所述位线，所述电压偏置晶体管具有用于接收第一系统电压的第一端子、第二端子、以及用于接收第一偏置电压的控制端子。所述页缓冲器耦合至所述位线和所述电压偏置晶体管的第二端子，并且在预充电操作期间根据所述位线偏置电压将所述位线充电到第一系统电压。所述共源晶体管具有耦合至所述位线的第一端子、用于接收小于所述第一系统电压的第二系统电压的第二端子、以及用于接收控制信号的控制端子。在阅读了各个附图中示出的优选实施例的以下详细描述之后，本专利技术的这些和其他目的毫无疑问对本领域普通技术人员来说将变得显而易见。附图说明图1示出了根据本专利技术一个实施例的存储系统。图2示出了根据本专利技术一个实施例的偏置电路。具体实施方式图1示出了根据本专利技术一个实施例的存储系统100。存储系统100包括多个存储单元MC(1,1)至MC(M,N)、电压偏置晶体管110、页缓冲器1201至120N、共源晶体管120以及偏置电路130，其中M和N是正整数。在图1中，存储单元MC(1,1)至MC(M,N)被布置为阵列。例如，存储单元MC(1,1)至MC(M,1)可以被耦合至位线BL1，并且存储单元MC(1,N)至MC(M,N)可以被耦合至位线BLN。此外，存储单元MC(1,1)至MC(1,N)可以耦合至字线WL1，并且存储单元MC(M,1)至MC(M,N)可以被耦合至字线WLM。电压偏置晶体管110具有用于接收第一系统电压VS1的第一端子、第二端子以及用于接收第一偏置电压VB1的控制端子。第一偏置电压VB1可以导通电压偏置晶体管110，以通过页缓冲器1201至120N对位线BL1至BLN进行充电。页缓冲器1201至120N可以具有相同的结构。例如，页缓冲器1201可以被耦合至位线BL1和电压偏置晶体管110的第二端子。页缓冲器1201可以在预充电操作期间根据位线偏置电压VBLB将位线BL1充电至第一系统电压VS1，并且可以在感测操作期间形成从位线BL1到感测放大器的感测路径。在图1中，页缓冲器1201包括晶体管M1至M5。晶体管M1具有耦合至电压偏置晶体管110的第二端子的第一端子、第二端子以及用于接收预充电控制信号SIGC1的控制端子。晶体管M2具有耦合至晶体管M1的第二端子的第一端子、第二端子以及用于接收钳位控制信号SIGC2的控制端子。晶体管M3具有耦合至第二晶体管M2的第二端子的第一端子、耦合至位线BL1的第二端子、以及用于接收位线偏置电压VBLB的控制端子。晶体管M4具有耦合至晶体管M2的第二端子的第一端子、耦合至用于感测的感测放大器的第二端子以及用于接收感测控制信号SIGC3的控制端子。晶体管M5具有耦合至晶体管M1的第二端子的第一端子、耦合至晶体管M4的第二端子的第二端子以及用于接收预充电选择信号SIGC4的控制端子。在预充电操作期间，晶体管M1和M2将被导通，并且晶体管M3也将被导通以对位线BL1进行充电。在一些实施例中，存储系统100还可以包括高电压通过晶体管1501至150N，并且页缓冲器1201至120N可以分别通过高电压通过晶体管1501至150N耦合至位线BL1至BLN。在这种情况下，在位线BL1的预充电操作期间，高电压通过晶体管1501也将由通过信号SIGHV导通本文档来自技高网...

【技术保护点】
1.一种存储系统，包括：/n多个第一存储单元，所述多个第一存储单元耦合至第一位线；/n电压偏置晶体管，所述电压偏置晶体管具有被配置为接收第一系统电压的第一端子、第二端子以及控制端子；/n第一页缓冲器，所述第一页缓冲器耦合至所述第一位线和所述电压偏置晶体管的所述第二端子；/n共源晶体管，所述共源晶体管具有耦合至所述第一位线的第一端子、被配置为接收第二系统电压的第二端子、以及控制端子；以及/n偏置电路，所述偏置电路包括：/n充电电流再现单元，所述充电电流再现单元耦合至所述电压偏置晶体管，并且被配置为根据流经所述电压偏置晶体管的充电电流来生成充电参考电压；/n单元电流再现单元，所述单元电流再现单元耦合至所述共源晶体管，并且被配置为根据流经所述共源晶体管的单元电流来生成单元参考电压；/n电流比较器，所述电流比较器耦合至所述充电电流再现单元和所述单元电流再现单元；以及/n位线偏置发生器，所述位线偏置发生器耦合至所述电流比较器和所述第一页缓冲器，并且被配置为根据所述第一位线的充电状态来生成和调整位线偏置电压。/n

【技术特征摘要】
1.一种存储系统，包括：
多个第一存储单元，所述多个第一存储单元耦合至第一位线；
电压偏置晶体管，所述电压偏置晶体管具有被配置为接收第一系统电压的第一端子、第二端子以及控制端子；
第一页缓冲器，所述第一页缓冲器耦合至所述第一位线和所述电压偏置晶体管的所述第二端子；
共源晶体管，所述共源晶体管具有耦合至所述第一位线的第一端子、被配置为接收第二系统电压的第二端子、以及控制端子；以及
偏置电路，所述偏置电路包括：
充电电流再现单元，所述充电电流再现单元耦合至所述电压偏置晶体管，并且被配置为根据流经所述电压偏置晶体管的充电电流来生成充电参考电压；
单元电流再现单元，所述单元电流再现单元耦合至所述共源晶体管，并且被配置为根据流经所述共源晶体管的单元电流来生成单元参考电压；
电流比较器，所述电流比较器耦合至所述充电电流再现单元和所述单元电流再现单元；以及
位线偏置发生器，所述位线偏置发生器耦合至所述电流比较器和所述第一页缓冲器，并且被配置为根据所述第一位线的充电状态来生成和调整位线偏置电压。


2.根据权利要求1所述的存储系统，其中，所述电流比较器包括：
第一电流发生器，所述第一电流发生器被配置为根据所述充电参考电压来生成第一复制充电电流；以及
第二电流发生器，所述第二电流发生器被配置为根据所述单元参考电压来生成第一复制单元电流。


3.根据权利要求2所述的存储系统，其中，所述位线偏置发生器被配置为通过所述第一复制充电电流与所述第一复制单元电流之间的差异来检测所述第一位线的充电状态。


4.根据权利要求2所述的存储系统，其中：
当所述第一复制充电电流大于所述第一复制单元电流时，所述位线偏置发生器提高所述位线偏置电压；并且
当所述第一复制充电电流基本上等于所述第一复制单元电流时，所述位线偏置发生器保持所述位线偏置电压。


5.根据权利要求1所述的存储系统，其中，所述第一页缓冲器包括：
第一晶体管，所述第一晶体管具有耦合至所述电压偏置晶体管的所述第二端子的第一端子、第二端子以及被配置为接收预充电控制信号的控制端子；
第二晶体管，所述第二晶体管具有耦合至所述第一晶体管的所述第二端子的第一端子、第二端子以及被配置为接收钳位控制信号的控制端子；
第三晶体管，所述第三晶体管具有耦合至所述第二晶体管的所述第二端子的第一端子、耦合至所述第一位线的第二端子以及被配置为接收所述位线偏置电压的控制端子；
第四晶体管，所述第四晶体管具有耦合至所述第二晶体管的所述第二端子的第一端子、耦合至感测放大器的第二端子以及被配置为接收感测控制信号的控制端子；以及
第五晶体管，所述第五晶体管具有耦合至所述第一晶体管的所述第二端子的第一端子、耦合至所述第四晶体管的所述第二端子的第二端子以及被配置为接收预充电选择信号的控制端子。


6.根据权利要求1所述的存储系统，其中，所述充电电流再现单元包括：
第六晶体管，所述第六晶体管具有被配置为接收所述第一系统电压的第一端子、第二端子以及耦合至所述电压偏置晶体管的所述控制端子的控制端子；
第一运算放大器，所述第一运算放大器具有耦合至所述第六晶体管的所述第二端子的正输入端子、耦合至所述电压偏置晶体管的所述第二端子的负输入端子以及被配置为输出所述充电参考电压的输出端子；以及
第七晶体管，所述第七晶体管具有耦合至所述第六晶体管的所述第二端子的第一端子、被配置为接收所述第二系统电压的第二端子以及耦合至所述第一运算放大器的所述输出端子的控制端子。


7.根据权利要求6所述的存储系统，其中，所述单元电流再现单元包括：
第八晶体管，所述第八晶体管具有被配置为接收所述第一系统电压的第一端子、第二端子以及控制端子；
第二运算放大器，所述第二运算放大器具有耦合至所述第八晶体管的所述第二端子的正输入端子、耦合至所述第一位线的负输入端子以及耦合至所述第八晶体管的所述控制端子并且被配置为输出所述单元参考电压的输出端子；以及
第九晶体管，所述第九晶体管具有耦合至所述第八晶体管的所述第二端子的第一端子、被配置为接收所述第二系统电压的第二端子以及耦合至所述共源晶体管的所述控制端子的控制端子。


8.根据权利要求7所述的存储系统，其中：
第一电流发生器包括第十晶体管，所述第十晶体管具有第一端子、被配置为接收所述第二系统电压的第二端子以及被配置为接收所述充电参考电压的控制端子；并且
第二电流发生器包括第十一晶体管，所述第十一晶体管具有被配置为接收所述第一系统电压的第一端子、耦合至所述第十晶体管的所述第一端子的第二端子以及被配置为接收所述单元参考电压的控制端子。


9.根据权利要求8所述的存储系统，其中：
所述第十晶体管和所述第七晶体管是N型晶体管；并且
所述第十一晶体管和所述第八晶体管是P型晶体管。


10.根据权利要求8所述的存储系统，其中，所述位线偏置发生器包括：
第三运算放大器，所述第三运算放大器具有被配置为接收第二偏置电压的正输入端子、耦合至所述第十晶体管的所述第一端子的负输入端子以及被配置为输出所述位线偏置电压的输出端子；
第十二晶体管，所述第十二晶体管具有耦合到所述第三运算放大器的所述输出端子的第一端子、耦合到所述第三运算放大器的所述负输入端子的第二端子以及耦合到所述第十二晶体管的所述第一端子的控制端子；以及
电阻器，所述电阻器具有耦合至所述第十二晶体管的所述第二端子的第一端子以及被配置为接收所述第二系统电压的第二端子。

【专利技术属性】
技术研发人员：陈纬荣，汤强，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42