沟槽型功率MOSFET器件及工艺方法技术

本发明专利技术公开了一种沟槽型功率MOSFET器件,在半导体基片中具有多个沟槽，沟槽底部均填充有第一介质层；沟槽上部侧壁有第二介质层，第二介质层与第一介质层衔接并整体形成沟槽内部空间与半导体基片材质之间的隔离；所述第二介质层为栅介质层；在沟槽内部形成所述功率MOSGFET器件的栅极；所述第二介质层的厚度小于第一介质层的厚度，所述第一介质层在沟槽底部呈U型，且所述呈U型的底部第一介质层两相对外侧之间的宽度大于其上部的第一介质层两相对外侧之间的宽度，下部的第一介质层的厚度向外侧的半导体基片材质中延伸超出上部的第二介质层外侧所在的投影范围。本发明专利技术通过将沟槽底部的厚介质层向基片延伸，缩小了沟槽间横向的间距，降低了导通电阻。

【技术实现步骤摘要】
沟槽型功率MOSFET器件及工艺方法
本专利技术涉及半导体器件及制造领域，特别是指一种沟槽型功率MOSFET器件，本专利技术还涉及所述沟槽型功率MOSFET器件的工艺方法。
技术介绍
随着电子消费产品需求的增长，功率MOSFET的需求越来越大，例如磁盘驱动，汽车电子以及功率器件等等方面。沟槽型M0SFET(TrenchM0S)由于其器件的集成度较高，导通电阻较低，具有较低的栅-漏电荷密度、较大的电流容量，因而具备较低的开关损耗和较快的开关速度，被广泛地应用在低压功率领域。现有的一种的沟槽型功率MOSFET器件如图1所示，在硅衬底或者外延1上形成有沟槽，传统底部厚介质层器件，由于栅漏间存在厚介质层2，栅漏电容急剧降低。另外，在关断状态(栅源端接0电位)，由于底部厚介质层，产生横向耗尽，从而提高击穿电压BV。图1所示为传统的底部厚介质层器件，为满足器件特定设计规格(接触孔最小尺寸C1及接触孔到沟道栅最小尺寸C2)，沟槽间最小间距为X1。同时，为保证特定击穿电压下临近沟槽间形成完全耗尽,需要最小外延电阻率R1。上述结构器沟槽间的间距X1仍然存在优化的空间，可以进一步地缩小。
技术实现思路
本专利技术所要解决的技术问题在于提供一种沟槽型功率MOSFET器件，能够进一步降低导通电阻。本专利技术还要解决的技术问题还在于提供所述沟槽型功率MOSFET的工艺方法。为解决上述问题，本专利技术所述的一种沟槽型功率MOSFET，包含一半导体基片，所述半导体基片中具有多个沟槽，所述的多个沟槽内的底部均填充有第一介质层；在所述的多个沟槽中，在沟槽的上部侧壁还具有第二介质层，所述第二介质层与第一介质层衔接并整体形成沟槽内部空间与半导体基片材质之间的隔离；在沟槽内部填充多晶硅，形成所述功率MOSFET器件的栅极；在半导体基片的浅层中还依次具有阱注入层以及源注入层，其中阱注入层位于源注入层的下方，源注入层位于半导体的表层；所述第二介质层的厚度小于第一介质层的厚度，第一介质层相对内侧之间的宽度小于其上方第二介质层相对内侧之间的宽度；所述第一介质层在沟槽底部呈U型，且所述呈U型的底部第一介质层两相对外侧之间的宽度大于其上部的第一介质层两相对外侧之间的宽度，下部的第一介质层的厚度向外侧的半导体基片材质中延伸超出上部的第二介质层外侧所在的投影范围。进一步的改进是，所述的半导体基片包括硅衬底和/或硅外延层。进一步的改进是，所述第一介质层及第二介质层为同种材料。进一步的改进是，所述第一介质层及第二介质层为氧化硅层。进一步的改进是，所述半导体基片表面还具有接触孔介质层，所述接触孔介质层上方还具有金属层；所述接触孔介质层中具有接触孔，所述接触孔还穿通源注入层到达源注入层下方的阱注入层中；所述金属层通过接触孔内填充的金属与阱注入层接触引出阱注入层。进一步的改进是，所述接触孔底部的阱注入层中还具有重掺杂的接触注入区，所述接触孔通过接触注入区引出阱注入层。为解决上述问题，本专利技术提供所述的沟槽型功率MOSFET器件的工艺方法，包含如下工艺步骤：第一步，提供一半导体基片，在所述半导体基片上淀积一层第三介质层，然后形成一层光刻胶，以光刻胶定义出沟槽区，刻蚀打开第三介质层；以第三介质层为硬掩模继续对介质层下的半导体基片进行刻蚀，形成沟槽；第二步，整体进行第四介质层淀积；第三步，对第四介质层进行刻蚀，保留沟槽侧壁的第四介质层；第四步，以第三介质层为硬掩模，对沟槽进行第二次刻蚀；第五步，对沟槽底部进行局部热氧化，形成底部的厚介质层；第六步，去除第四介质层，然后生长一层栅介质层；第七步，在沟槽内填充多晶硅并回刻，形成沟槽内的栅极；第八步，去除半导体基片表面的第三介质层；第九步，进行离子注入，在半导体基片浅层中形成阱注入层以及源注入层；第十步，在半导体基片表面淀积隔离介质层，刻蚀形成接触孔，完成接触孔底部的注入，然后淀积正面及背面金属层并刻蚀，完成最终器件。进一步的改进是，所述第一步中，所述的第三介质层为氧化硅层，或者氮化硅层；所述第一步中刻蚀的沟槽深度浅于沟槽完整深度。进一步的改进是，所述第二步中，淀积的第四介质层覆盖在半导体基片表面的第三介质层上，以及沟槽内的侧壁及沟槽底部；所述第四介质层为可以为氮化层，或其他能阻挡当前沟道侧壁氧化的介质。进一步的改进是，所述第三步中，采用干法刻蚀，对半导体基片表面的第四介质层以及沟槽底部的第四介质层进行刻蚀，去除所述区域的第四介质层，沟槽侧壁的第四介质层以及半导体基片表面的第三介质层保留。进一步的改进是，所述第四步中，以干法刻蚀工艺对沟槽底部进行第二次刻蚀，使沟槽达到设计的完整深度，第二次刻蚀新增加的沟槽深度其沟槽侧壁没有第四介质层保护，露出半导体基片材质。进一步的改进是，所述第五步中，沟槽底部进行局部氧化，沟槽上方的侧壁由第四介质层保护而不受影响，沟槽下方裸露的侧壁的半导体基片材质发生氧化同时向沟槽侧壁外侧延伸而形成厚的氧化硅层；所述厚的氧化硅层向半导体基片区域扩展，使沟槽下部侧壁氧化硅层超出其上方受第四介质层保护的沟槽所占的区域。进一步的改进是，所述第六步中，去除沟槽上部侧壁的第四介质层，然后在相同区域形成栅介质层，所述栅介质层与沟槽底部的厚介质层衔接，使沟槽内部与半导体基片材质之间完全隔离。进一步的改进是，所述第七步中，沟槽内填充满多晶硅并回刻。多晶硅回刻可以低于半导体基片表面的第三介质层，也可以接近第三介质层高度，但需保证第三介质层表面多晶硅全部去除。进一步的改进是，所述第八步中，完全去除半导体基片表面的第三介质层，半导体基片表面保持平整。进一步的改进是，所述第九步中，通过离子注入在半导体基片的浅层形成阱注入层，然后再通过一步离子注入在半导体基片表层形成源注入层。本专利技术所述的沟槽型功率MOSFET器件，通过将沟槽底部的厚介质层向基片延伸，超出传统器件的沟槽范围，在保持沟槽底部厚介质层的厚度不变的情况下缩小了沟槽间横向的间距，因此在导通状态下，降低了导通电阻，提升器件优值。附图说明图1是传统的沟槽型功率MOSFET的器件结构示意图。图2～11是本专利技术各工艺步骤示意图。图12是本专利技术工艺流程图。附图标记说明1是半导体基片，2是沟槽底部厚介质层(第一介质层)，3是栅介质层(第二介质层)，4是沟槽内多晶硅，5是阱注入层，6是源注入层，7是接触孔介质层，8是接触孔底部接触注入区，9是金属层，10是第三介质层，11是第四介质层。具体实施方式本专利技术所述的沟槽型功率MOSFET器件，其剖面结构如图11所示，是沟槽的横断面剖面图，包含：在半导体基片，比如硅衬底或者是硅外延上，所述半导体基片中具有多个沟槽，所述的多个沟槽内的底部均填充有第一介质层。为了简化图示，本实施例图中均只显示一个沟槽。在所述的多个沟槽中，在沟槽的上部侧壁还本文档来自技高网...

【技术保护点】
1.一种沟槽型功率MOSFET器件，包含一半导体基片，其特征在于：所述半导体基片中具有多个沟槽，所述的多个沟槽内的底部均填充有第一介质层；/n在所述的多个沟槽中，在沟槽的上部侧壁还具有第二介质层，所述第二介质层与第一介质层衔接并整体形成沟槽内部空间与半导体基片材质之间的隔离；所述第二介质层为栅介质层；/n在沟槽内部填充多晶硅，形成所述功率MOSFET器件的栅极；/n在半导体基片的浅层中还依次具有阱注入层以及源注入层，其中阱注入层位于源注入层的下方，源注入层位于半导体的表层；/n所述第二介质层的厚度小于第一介质层的厚度，第一介质层相对内侧之间的宽度小于其上方第二介质层相对内侧之间的宽度；/n所述第一介质层在沟槽底部呈U型，且所述呈U型的底部第一介质层两相对外侧之间的宽度大于其上部的第一介质层两相对外侧之间的宽度，下部的第一介质层的厚度向外侧的半导体基片材质中延伸超出上部的第二介质层外侧所在的投影范围。/n

【技术特征摘要】
1.一种沟槽型功率MOSFET器件，包含一半导体基片，其特征在于：所述半导体基片中具有多个沟槽，所述的多个沟槽内的底部均填充有第一介质层；
在所述的多个沟槽中，在沟槽的上部侧壁还具有第二介质层，所述第二介质层与第一介质层衔接并整体形成沟槽内部空间与半导体基片材质之间的隔离；所述第二介质层为栅介质层；
在沟槽内部填充多晶硅，形成所述功率MOSFET器件的栅极；
在半导体基片的浅层中还依次具有阱注入层以及源注入层，其中阱注入层位于源注入层的下方，源注入层位于半导体的表层；
所述第二介质层的厚度小于第一介质层的厚度，第一介质层相对内侧之间的宽度小于其上方第二介质层相对内侧之间的宽度；
所述第一介质层在沟槽底部呈U型，且所述呈U型的底部第一介质层两相对外侧之间的宽度大于其上部的第一介质层两相对外侧之间的宽度，下部的第一介质层的厚度向外侧的半导体基片材质中延伸超出上部的第二介质层外侧所在的投影范围。


2.如权利要求1所述的沟槽型功率MOSFET器件，其特征在于：所述的半导体基片包括硅衬底和/或硅外延层。


3.如权利要求1所述的沟槽型功率MOSFET器件，其特征在于：所述第一介质层及第二介质层为同种材料。


4.如权利要求3所述的沟槽型功率MOSFET器件，其特征在于：所述第一介质层及第二介质层为氧化硅层。


5.如权利要求1所述的沟槽型功率MOSFET器件，其特征在于：所述半导体基片表面还具有接触孔介质层，所述接触孔介质层上方还具有金属层；所述接触孔介质层中具有接触孔，所述接触孔还穿通源注入层到达源注入层下方的阱注入层中；所述金属层通过接触孔内填充的金属与阱注入层接触引出阱注入层。


6.如权利要求5所述的沟槽型功率MOSFET器件，其特征在于：所述接触孔底部的阱注入层中还具有重掺杂的接触注入区，所述接触孔通过接触注入区引出阱注入层。


7.制造如权利要求1所述的沟槽型功率MOSFET器件的工艺方法，其特征在于：包含如下工艺步骤：
第一步，提供一半导体基片，在所述半导体基片上淀积一层第三介质层，然后形成一层光刻胶，以光刻胶定义出沟槽区，刻蚀打开第三介质层；以第三介质层为硬掩模继续对第三介质层下的半导体基片进行刻蚀，形成沟槽；
第二步，整体进行第四介质层的淀积；
第三步，对第四介质层进行刻蚀，保留沟槽侧壁的第四介质层；
第四步，以第三介质层为硬掩模，对沟槽进行第二次刻蚀；
第五步，对沟槽底部进行局部热氧化，形成底部的厚介质层；
第六步，去除第四介质层，然后生长一层栅介质层；
第七步，在沟槽内填充多晶硅并回刻，形成沟槽内的栅极；
第八步，去除半导体基片表面的第三介质层；
第...

【专利技术属性】
技术研发人员：颜树范，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31