晶圆级芯片封装结构及其制备方法技术

本发明专利技术提供了一种晶圆级芯片封装结构及其制备方法，制备方法包括以下步骤：1)提供第一支撑衬底；2)在第一支撑衬底上放置第一芯片，并覆盖第一封装层；3)将带有第一芯片的第一封装层从第一支撑衬底取下，并将第一封装层中远离第一芯片的一面固定于第二支撑衬底上；4)在第一封装层中靠近第一芯片的一面上覆盖第二封装层；5)在第二封装层上形成电性连接第一芯片的重新布线层；6)在重新布线层上电性连接第二芯片。本发明专利技术通过引入第一封装层和第二封装层，获得了更稳定的制程特性，改善了封装结构的翘曲度，且制程结构整合性高；此外，通过引入多层结构还减小了封装结构的面积尺寸。

【技术实现步骤摘要】
晶圆级芯片封装结构及其制备方法
本专利技术涉及半导体封装
，特别是涉及一种晶圆级芯片封装结构及其制备方法。
技术介绍
晶圆级芯片封装(WLCSP,WaferLevelChipScalePackaging)是一种极具应用前景的新型芯片封装方法，其不同于传统芯片封装工艺中先进行芯片切割而后封装测试的工艺，而是采用在整片晶圆上进行封装测试而后切割成裸芯片的工艺。这不但节省了封测成本，封装后的芯片成品尺寸也大幅减小。目前，在晶圆级芯片封装的产品中，根据产品设计要求，存在需要在同一封装结构中封装多个芯片的情况。此外，对于晶圆级芯片封装，控制面内翘曲度也是提升产品良率、控制生产成本的重要因素。然而，在现有的晶圆级芯片封装工艺条件下，多个芯片封装于同一封装结构不但会导致封装结构的面积尺寸大幅增加，也很难整合集成于现有制程中，难以获得稳定的制程特性，甚至导致芯片性能下降；而超过制程规格的晶圆面内翘曲度还会导致器件结构在应力的作用下发生形变，进而影响产品良率。因此，有必要提出一种新的晶圆级芯片封装结构及其制备方法，解决上述问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种晶圆级芯片封装结构及其制备方法，用于解决现有技术中多芯片封装面积尺寸大，制程不稳定且容易发生翘曲的问题。为实现上述目的及其它相关目的，本专利技术提供了一种晶圆级芯片封装结构的制备方法，其特征在于，包括以下步骤：1)提供第一支撑衬底；2)在所述第一支撑衬底上放置第一芯片，并覆盖第一封装层；3)将带有所述第一芯片的所述第一封装层从所述第一支撑衬底取下，并将所述第一封装层中远离所述第一芯片的一面固定于第二支撑衬底上；4)在所述第一封装层中靠近所述第一芯片的一面上覆盖第二封装层；5)在所述第二封装层上形成电性连接所述第一芯片的重新布线层；6)在所述重新布线层上电性连接第二芯片。作为本专利技术的一种可选方案，在步骤2)之前，还包括在所述第一支撑衬底上涂布释放层的步骤，所述第一芯片通过所述释放层粘附于所述第一支撑衬底；在步骤3)中，将带有所述第一芯片的所述第一封装层从所述第一支撑衬底取下时，通过剥离所述释放层使所述第一支撑衬底与所述第一封装层分离。作为本专利技术的一种可选方案，在步骤5)之前，还包括将带有所述第一芯片的所述第一封装层和所述第二封装层从所述第二支撑衬底上取下的步骤。作为本专利技术的一种可选方案，在步骤5)之前，还包括对所述第二封装层进行减薄，并形成连通所述第一芯片的通孔的步骤。作为本专利技术的一种可选方案，形成所述通孔的方法包括激光钻孔工艺。作为本专利技术的一种可选方案，所述重新布线层包括至少一层金属布线层和包裹所述金属布线层的电介质层。作为本专利技术的一种可选方案，在所述重新布线层上还形成有焊球。作为本专利技术的一种可选方案，在所述重新布线层和所述第二芯片之间还形成有填充层。本专利技术还提供了一种晶圆级芯片封装结构，其特征在于，包括：第一封装层；固定于所述第一封装层表面的第一芯片；覆盖所述第一芯片和所述第一封装层的第二封装层；位于所述第二封装层上方的重新布线层，所述重新布线层电性连接所述第一芯片；位于所述重新布线层上方的第二芯片，所述第二芯片电性连接所述重新布线层。作为本专利技术的一种可选方案，所述第二封装层中还形成有连接所述重新布线层和所述第一芯片的通孔。作为本专利技术的一种可选方案，所述重新布线层包括至少一层金属布线层和包裹所述金属布线层的电介质层。作为本专利技术的一种可选方案，在所述重新布线层上还形成有焊球。作为本专利技术的一种可选方案，在所述重新布线层和所述第二芯片之间还形成有填充层。如上所述，本专利技术提供了一种晶圆级芯片封装结构及其制备方法，通过引入第一封装层和第二封装层，获得了更稳定的制程特性，改善了封装结构的翘曲度，且制程结构整合性高；此外，通过引入多层结构还减小了封装结构的面积尺寸。附图说明图1显示为本专利技术实施例一中提供的晶圆级芯片封装结构的制备方法的流程图。图2显示为本专利技术实施例一中提供的第一支撑衬底的截面示意图。图3显示为本专利技术实施例一中提供的放置第一芯片后的截面示意图。图4显示为本专利技术实施例一中提供的形成第一封装层后的截面示意图。图5显示为本专利技术实施例一中提供的将第一封装层从第一支撑衬底取下后的截面示意图。图6显示为本专利技术实施例一中提供的将第一封装层固定于第二支撑衬底后的截面示意图。图7显示为本专利技术实施例一中提供的形成第二封装层后的截面示意图。图8显示为本专利技术实施例一中提供的对第二封装层进行减薄后的截面示意图。图9显示为本专利技术实施例一中提供的形成通孔后的截面示意图。图10显示为本专利技术实施例一中提供的形成重新布线层后的截面示意图。图11显示为本专利技术实施例一中提供的形成焊球后的截面示意图。图12显示为本专利技术实施例一中提供的在重新布线层上电性连接第二芯片后的截面示意图。图13显示为本专利技术实施例一中提供的在重新布线层和第二芯片之间形成填充层后的截面示意图。元件标号说明101第一支撑衬底101a释放层102第一芯片103第一封装层104第二支撑衬底105第二封装层105a通孔106重新布线层106a金属布线层106b电介质层107第二芯片108焊球109填充层S1～S6步骤1)～6)具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其它优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图1至图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，虽图示中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。实施例一请参阅图1至图13，本专利技术提供了一种晶圆级芯片封装结构的制备方法，其特征在于，包括以下步骤：1)提供第一支撑衬底101；2)在所述第一支撑衬底101上放置第一芯片102，并覆盖第一封装层103；3)将带有所述第一芯片102的所述第一封装层103从所述第一支撑衬底101取下，并将所述第一封装层103中远离所述第一芯片102的一面固定于第二支撑衬底104上；4)在所述第一封装层103中靠近所述第一芯片102的一面上覆盖第二封装层105；5)在所述第二封装层105上形成电性连接所述第一芯片102的重新布线层106；6)在所述重新布线层本文档来自技高网...

【技术保护点】
1.一种晶圆级芯片封装结构的制备方法，其特征在于，包括以下步骤：/n1)提供第一支撑衬底；/n2)在所述第一支撑衬底上放置第一芯片，并覆盖第一封装层；/n3)将带有所述第一芯片的所述第一封装层从所述第一支撑衬底取下，并将所述第一封装层中远离所述第一芯片的一面固定于第二支撑衬底上；/n4)在所述第一封装层中靠近所述第一芯片的一面上覆盖第二封装层；/n5)在所述第二封装层上形成电性连接所述第一芯片的重新布线层；/n6)在所述重新布线层上电性连接第二芯片。/n

【技术特征摘要】
1.一种晶圆级芯片封装结构的制备方法，其特征在于，包括以下步骤：
1)提供第一支撑衬底；
2)在所述第一支撑衬底上放置第一芯片，并覆盖第一封装层；
3)将带有所述第一芯片的所述第一封装层从所述第一支撑衬底取下，并将所述第一封装层中远离所述第一芯片的一面固定于第二支撑衬底上；
4)在所述第一封装层中靠近所述第一芯片的一面上覆盖第二封装层；
5)在所述第二封装层上形成电性连接所述第一芯片的重新布线层；
6)在所述重新布线层上电性连接第二芯片。


2.根据权利要求1所述的晶圆级芯片封装结构的制备方法，其特征在于：在步骤2)之前，还包括在所述第一支撑衬底上涂布释放层的步骤，所述第一芯片通过所述释放层粘附于所述第一支撑衬底；在步骤3)中，将带有所述第一芯片的所述第一封装层从所述第一支撑衬底取下时，通过剥离所述释放层使所述第一支撑衬底与所述第一封装层分离。


3.根据权利要求1所述的晶圆级芯片封装结构的制备方法，其特征在于：在步骤5)之前，还包括将带有所述第一芯片的所述第一封装层和所述第二封装层从所述第二支撑衬底上取下的步骤。


4.根据权利要求1所述的晶圆级芯片封装结构的制备方法，其特征在于：在步骤5)之前，还包括对所述第二封装层进行减薄，并形成连通所述第一芯片的通孔的步骤。


5.根据权利要求4所述的晶圆级芯片封装结构的制备方法，其特征在于：形成所述通孔的方法包括激光钻孔工艺。<...

【专利技术属性】
技术研发人员：殷晨光，陈彦亨，
申请(专利权)人：中芯长电半导体江阴有限公司，
类型：发明
国别省市：江苏;32