具有沟槽栅的IGBT器件的制造方法技术

本申请公开了一种具有沟槽栅的IGBT器件的制造方法，涉及半导体制造领域。该方法包括在衬底上形成沟槽；形成氧化层，所述氧化层覆盖所述沟槽的底部和侧壁；利用多晶硅分两次填充所述沟槽，填充后的沟槽上层位置中间形成预定宽度的间隙；所述预定宽度等于经过氧化工艺处理后沟槽内多晶硅氧化增加的厚度；形成IGBT器件的基极区、源区和集电区；解决了现有的IGBT的沟槽栅顶部容易出现空洞、缝隙等现象，影响IGBT器件的阈值电压稳定性的问题；达到了避免沟槽栅顶部对沟道的挤压，实现短沟道IGBT的量产，提升IGBT器件性能的效果。

【技术实现步骤摘要】
具有沟槽栅的IGBT器件的制造方法
本申请涉及半导体制造领域，具体涉及一种具有沟槽栅的IGBT器件的制造方法。
技术介绍
IGBT(InsulatedGateBipolarTransistor，绝缘栅双极晶体管)是电力电子产品中的核心器件，近年来得到广泛推广，应用产品从白色家电、工业变频、焊机等传统电力电子器件产品向新能源汽车、新能源设备等高端店里电子器件产品转变。沟槽型IGBT将栅极以沟槽的形式垂直挖在硅片内部，可以降低IGBT的导通电阻，减小每个晶胞单元的面积，增大电流密度。对于沟槽型IGBT器件而言，衬底内的沟槽刻蚀和多晶硅填充是制作工艺中的重中之重，关系到整个器件的性能。在填充多晶硅的工艺中，多晶硅填充后，沟槽顶部形貌可能会出现诸如缝隙、裂纹等不合理现象，极易在后续氧化工艺中对沟道产生影响，造成阈值电压的不稳定。另外，在IGBT器件密度的提升中，会通过进一步降低饱和电压来减少器件的损耗，由于饱和电压与沟道长度成正比，因此，短沟道长度是降低饱和电压的一种重要方法，但是这样多晶硅填充后，可能会加重对沟槽沟道的挤压。
技术实现思路
为了解决相关技术中的问题，本申请提供了一种具有沟槽栅的IGBT器件的制造方法。该技术方案如下：一方面，本申请实施例提供了一种具有沟槽栅的IGBT器件的制造方法，该方法包括：在衬底上形成沟槽；形成氧化层，氧化层覆盖沟槽的底部和侧壁；利用多晶硅分两次填充沟槽，填充后的沟槽上层位置中间形成预定宽度的间隙；预定宽度等于经过氧化工艺处理后沟槽内多晶硅氧化增加的厚度；形成IGBT器件的基极区、源区和集电区。可选的，利用多晶硅分两次填充沟槽，填充后的沟槽上层位置中间形成预定宽度的间隙，包括：进行第一次多晶硅填充，第一次填充的多晶硅厚度小于沟槽的深度；刻蚀去除沟槽内预定深度以上位置的多晶硅；进行第二次多晶硅填充，沟槽内第二次填充的多晶硅中间形成预定宽度的间隙；去除衬底表面的多晶硅。可选的，刻蚀去除沟槽内预定深度以上位置的多晶硅，包括：根据具有缺陷的沟槽栅中的缺陷深度确定预定深度，预定深度大于或等于缺陷深度；刻蚀去除沟槽内预定深度以上位置的多晶硅。可选的，在衬底上形成沟槽，包括：通过光刻和刻蚀工艺在衬底上形成沟槽。可选的，沟槽上层位置中间的间隙被氧化物填充。可选的，形成IGBT器件的基极区、源区和集电区，包括：在沟槽两侧形成基极区，基极区位于衬底中的漂移区内；在基极区内形成源区；在衬底的背面形成集电区。可选的，在基极区形成源区之后，还包括：在衬底的正面形成正面金属层，通过正面金属层引出IGBT器件的源区和沟槽栅。可选的，在衬底的背面形成集电区之后，还包括：在衬底的背面形成背面金属层，通过背面金属层引出IGBT器件的集电区。本申请技术方案，至少包括如下优点：通过在衬底上形成沟槽，形成覆盖沟槽底部和侧壁的氧化层，利用多晶硅分两次填充沟槽，填充后的沟槽上层位置中间形成预定度的间隙，预定宽度等于经过氧化处理后沟槽内多晶硅氧化增加的厚度；解决了现有的IGBT的沟槽栅顶部容易出现空洞、缝隙等现象，影响IGBT器件的阈值电压稳定性的问题；达到了避免沟槽栅顶部对沟道的挤压，实现短沟道IGBT的量产，提升IGBT器件性能的效果。附图说明为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是一种现有的沟槽填充后的SEM剖视图；图2是本申请实施例提供的一种具有沟槽栅的IGBT器件的制造方法的流程图；图3是本申请实施例提供的一种具有沟槽栅的IGBT器件的制造方法的实施示意图；图4是本申请实施例提供的一种具有沟槽栅的IGBT器件的制造方法的实施示意图；图5是本申请实施例提供的沟槽栅的结构示意图；图6是本申请实施例提供的IGBT器件的沟槽栅部分的示意图；图7是本申请实施例提供的一种具有沟槽栅的IGBT器件的制造方法的实施示意图；图8是本申请实施例提供的一种具有沟槽栅的IGBT器件的制造方法的实施示意图；图9是本申请实施例提供的一种具有沟槽栅的IGBT器件的制造方法的实施示意图。具体实施方式下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。在具有沟槽栅的IGBT器件的制造过程中，利用多晶硅填充沟槽，形成沟槽栅。对于现有的工艺而言，在多晶硅填充后，沟槽栅的上部可能会出现空洞、缝隙、裂纹等问题，如图1所示，沟槽栅的上部出现空洞11。在后续的氧化工艺中，空洞中会产生氧化物，产生的氧化物会挤压到沟槽的侧壁，即会挤压IGBT器件的沟道，令IGBT器件的阈值电压不稳定，进而影响IGBT器件的性能。为了解决现有工艺中的问题，本申请实施例提供了一种具有沟槽栅的IGBT器件的制造方法，如图2所示，该方法至少包括如下步骤：步骤101，在衬底上形成沟槽。提供一衬底，在衬底上形成漂移区，在漂移区内形成沟槽。如图3所示，衬底31上形成有沟槽32。步骤102，形成氧化层，氧化层覆盖沟槽的底部和侧壁。可选的，通过热氧化工艺形成氧化层，形成的氧化层覆盖沟槽的底部和侧壁，衬底的表面也形成有氧化层。如图4所示，形成的氧化层23覆盖沟槽22的底部和侧壁，衬底21的表面也有氧化层23。步骤103，利用多晶硅分两次本文档来自技高网...

【技术保护点】
1.一种具有沟槽栅的IGBT器件的制造方法，其特征在于，所述方法包括：/n在衬底上形成沟槽；/n形成氧化层，所述氧化层覆盖所述沟槽的底部和侧壁；/n利用多晶硅分两次填充所述沟槽，填充后的沟槽上层位置中间形成预定宽度的间隙；所述预定宽度等于经过氧化工艺处理后沟槽内多晶硅氧化增加的厚度；/n形成IGBT器件的基极区、源区和集电区。/n

【技术特征摘要】
1.一种具有沟槽栅的IGBT器件的制造方法，其特征在于，所述方法包括：
在衬底上形成沟槽；
形成氧化层，所述氧化层覆盖所述沟槽的底部和侧壁；
利用多晶硅分两次填充所述沟槽，填充后的沟槽上层位置中间形成预定宽度的间隙；所述预定宽度等于经过氧化工艺处理后沟槽内多晶硅氧化增加的厚度；
形成IGBT器件的基极区、源区和集电区。


2.根据权利要求1所述的方法，其特征在于，所述利用多晶硅分两次填充所述沟槽，填充后的沟槽上层位置中间形成预定宽度的间隙，包括：
进行第一次多晶硅填充，第一次填充的多晶硅厚度小于所述沟槽的深度；
刻蚀去除所述沟槽内预定深度以上位置的多晶硅；
进行第二次多晶硅填充，所述沟槽内第二次填充的多晶硅中间形成预定宽度的间隙；
去除所述衬底表面的多晶硅。


3.根据权利要求2所述的方法，其特征在于，所述刻蚀去除所述沟槽内预定深度以上位置的多晶硅，包括：
根据具有缺陷的沟槽栅中的缺陷深度确定所述预定深度，所述预定深度大于或等于所述缺陷深度；
...

【专利技术属性】
技术研发人员：潘嘉，杨继业，陈冲，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31