半导体互连结构及其制造方法技术

本公开提供一种半导体互连结构及其制造方法。半导体互连结构制造方法包括：提供第一半导体结构，所述第一半导体结构包括交替层叠的多个介质层和多层晶圆；在所述第一半导体结构中制作垂直相连的第一孔和第二孔，所述第一孔的侧壁露出所述介质层，所述第二孔的侧壁露出所述晶圆，所述第一孔的孔径大于等于所述第二孔的孔径；于所述第一孔和所述第二孔的侧壁沉积绝缘层，使所述绝缘层同时连接所述多个介质层和所述多层晶圆，所述绝缘层的材料与所述介质层的材料相同；于所述绝缘层上进行导电材料填充制程以形成导电结构。本公开提供的半导体互连结构制造方法可以增加半导体结构的强度。

【技术实现步骤摘要】
半导体互连结构及其制造方法
本公开涉及半导体制造
，具体而言，涉及一种能够增强半导体结构强度的半导体互连结构及其制造方法。
技术介绍
在芯片制造过程中，往往通过先在硅晶圆上制造硅通孔(TSV)，再制造凸点、压合晶圆的方式对晶圆进行堆叠以制造多个晶圆之间的电互连结构，通过这种方法制成的互连结构分为多个部分，各层之间通过凸点连接，一旦上下层硅通孔的定位有误差，则不但会造成互连结构的电阻增加、电特性减弱等缺陷，还会降低堆叠结构的强度，存在诸多隐患。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本公开的目的在于提供一种半导体互连结构及其制造方法，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的半导体互连结构强度不足问题。根据本公开的一个方面，提供一种半导体互连结构制造方法，包括：提供第一半导体结构，所述第一半导体结构包括交替层叠的多个介质层和多层晶圆；在所述第一半导体结构中制作垂直相连的第一孔和第二孔，所述第一孔的侧壁露出所述多个介质层，所述第二孔的侧壁露出所述多层晶圆，所述第一孔的孔径大于所述第二孔的孔径；于所述第一孔和所述第二孔的侧壁均匀沉积绝缘层，使所述绝缘层同时连接所述多个介质层和所述多层晶圆，所述绝缘层的材料与所述介质层的材料相同；于所述绝缘层上进行导电材料填充制程以形成导电结构。在本公开的一种示例性实施例中，所述绝缘层的沉积方式与所述介质层的沉积方式相同。在本公开的一种示例性实施例中，所述在所述第一半导体结构中制作垂直相连的第一孔和第二孔包括：刻蚀所述第一孔的第一偏压小于刻蚀所述第二孔的第二偏压。在本公开的一种示例性实施例中，所述于所述第一孔和所述第二孔的侧壁均匀沉积绝缘层包括：所述第一孔的绝缘层沉积速率低于所述第二孔的绝缘层沉积速率。在本公开的一种示例性实施例中，所述于所述第一孔和所述第二孔的侧壁均匀沉积绝缘层包括：所述第一孔的绝缘层沉积次数大于所述第二孔的绝缘层沉积次数。根据本公开的第二方面，提供一种半导体互连结构，包括：第一半导体结构，包括交替层叠的多个介质层和多层晶圆；第一导电结构，垂直设置于所述第一半导体结构中，包括：第一孔，侧壁露出所述介质层；第二孔，垂直连接于所述第一孔，侧壁露出所述晶圆，所述第一孔的孔径大于等于所述第二孔的孔径；绝缘层，覆盖于所述第一孔的侧壁和所述第二孔的侧壁，同时连接所述介质层和多层晶圆，所述绝缘层的材料与所述介质层的材料相同；扩散阻挡层，覆盖于所述绝缘层；导电材料，填充于所述扩散阻挡层的环绕范围内；第二导电结构，横向设置于所述介质层中，与所述第一导电结构的底部连接。在本公开的一种示例性实施例中，所述绝缘层的沉积方式与所述介质层的沉积方式相同。在本公开的一种示例性实施例中，刻蚀所述第一孔的第一偏压小于刻蚀所述第二孔的第二偏压。在本公开的一种示例性实施例中，所述第一孔的绝缘层沉积速率低于所述第二孔的绝缘层沉积速率。在本公开的一种示例性实施例中，所述第一孔的绝缘层沉积次数大于所述第二孔的绝缘层沉积次数。本公开实施例通过在已经键合完毕的晶圆和介质层上打孔，并控制介质层上的孔径大于晶圆上的孔径，一次性使用与介质层相同的材料制作孔内壁的绝缘层，可以形成与各晶圆上下表面的介质层连为一体且嵌入键合结构的绝缘层，牢固不同层晶圆之间的连接，增强半导体结构的强度。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1示意性示出本公开示例性实施例中半导体互连结构的示意图。图2示意性示出本公开示例性实施例中半导体互连结构制造方法的流程图。图3A～图3F示意性示出本公开示例性实施例中半导体互连结构制造方法中各制程的示意图。图4是相关技术中绝缘层沉积制程的缺陷示意图。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。下面结合附图对本公开示例实施方式进行详细说明。图1是本公开提供的半导体互连结构的示意图。参考图1，半导体互连结构100可以包括：第一半导体结构1，包括交替层叠的多个介质层11和多层晶圆12，介质层和晶圆的层叠方式例如可以为键合；第一导电结构2，垂直设置于所述第一半导体结构1中，包括：第一孔21，侧壁露出所述介质层；第二孔22，垂直连接于所述第一孔，侧壁露出所述晶圆，所述第一孔的孔径大于所述第二孔的孔径；绝缘层23，覆盖于所述第一孔的侧壁和所述第二孔的侧壁，同时连接所述多个介质层和所述多层晶圆，所述绝缘层的材料与所述介质层的材料相同；扩散阻挡层24，覆盖于绝缘层23；导电材料25，填充于扩散阻挡层24的环绕范围内。第二导电结构3，横向设置于介质层11中，与第一导电结构2的底部连接。图2是本公开示例性实施例中半导体互连结构100的制造方法的流程图。参考图2，半导体互连结构制造方法200可以包括：步骤S21，提供第一半导体结构，所述第一半导体结构包括交替层叠的多个介质层和多层晶圆；步骤S22，在所述第一半导体结构中制作垂直相连的第一孔和第二孔，所述第一孔的侧壁露出所述介质层，所述第二孔的侧壁露出所述晶圆，所述第一孔的孔径大于等于所述第二孔的孔径；步骤S23，于所述第一孔和所述第二孔的侧壁沉积绝缘层，使所述绝缘层同时连接所述多个介质层本文档来自技高网...

【技术保护点】
1.一种半导体互连结构制造方法，其特征在于，包括：/n提供第一半导体结构，所述第一半导体结构包括交替层叠的多个介质层和多层晶圆；/n在所述第一半导体结构中制作垂直相连的第一孔和第二孔，所述第一孔的侧壁露出所述介质层，所述第二孔的侧壁露出所述晶圆，所述第一孔的孔径大于等于所述第二孔的孔径；/n于所述第一孔和所述第二孔的侧壁沉积绝缘层，使所述绝缘层同时连接所述多个介质层和所述多层晶圆，所述绝缘层的材料与所述介质层的材料相同；/n于所述绝缘层上进行导电材料填充制程以形成导电结构。/n

【技术特征摘要】
1.一种半导体互连结构制造方法，其特征在于，包括：
提供第一半导体结构，所述第一半导体结构包括交替层叠的多个介质层和多层晶圆；
在所述第一半导体结构中制作垂直相连的第一孔和第二孔，所述第一孔的侧壁露出所述介质层，所述第二孔的侧壁露出所述晶圆，所述第一孔的孔径大于等于所述第二孔的孔径；
于所述第一孔和所述第二孔的侧壁沉积绝缘层，使所述绝缘层同时连接所述多个介质层和所述多层晶圆，所述绝缘层的材料与所述介质层的材料相同；
于所述绝缘层上进行导电材料填充制程以形成导电结构。


2.如权利要求1所述的半导体互连结构制造方法，其特征在于，所述绝缘层的沉积方式与所述介质层的沉积方式相同。


3.如权利要求1所述的半导体互连结构制造方法，其特征在于，所述在所述第一半导体结构中制作垂直相连的第一孔和第二孔包括：
刻蚀所述第一孔的第一偏压小于刻蚀所述第二孔的第二偏压。


4.如权利要求1所述的半导体互连结构制造方法，其特征在于，所述于所述第一孔和所述第二孔的侧壁均匀沉积绝缘层包括：
所述第一孔的绝缘层沉积速率低于所述第二孔的绝缘层沉积速率。


5.如权利要求1所述的半导体互连结构制造方法，其特征在于，所述于所述第一孔和所述第二孔的侧壁均匀沉积绝缘层包括：
所述第一孔...

【专利技术属性】
技术研发人员：吴秉桓，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34