时钟模型实现方法、装置、计算机设备及存储介质制造方法及图纸

本发明专利技术涉及时钟模型实现方法、装置、计算机设备及存储介质，该方法包括设置用于生成时钟的时钟生成组件；获取测试用例；根据测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟；通过接口方式传输时钟至验证环境顶层，并采用时钟与待验证模块进行时钟验证。本发明专利技术通过将时钟生成组件独立于验证环境顶层，根据测试用例生成对应的时钟生成方式，并由时钟生成组件采用回调机制调取时钟生成方式并生成对应的时钟，再利用接口传输至验证环境顶层进行待验证模块的时钟验证，实现简化了验证环境顶层代码维护，对时钟场景可控，也更加灵活，维护起来也更清晰。

【技术实现步骤摘要】
时钟模型实现方法、装置、计算机设备及存储介质
本专利技术涉及时钟生成方法，更具体地说是指时钟模型实现方法、装置、计算机设备及存储介质。
技术介绍
在芯片的模块级验证过程中，时钟信号通常由验证环境产生，并非使用真实的PLL(锁相环，PhaseLockedLoop)，一者可以免去PLL的配置过程；二来由于是模块级验证，只关心模块本身功能正确性，可以不关心系统级PLL是否能正常工作。一般模块级验证环境都是在验证环境顶层实现时钟产生功能，常使用verilog或systemverilog的过程性语句initial和always语法来产生。通过这种方式产生的时钟往往灵活性较差，很难直接胜任各种不同时钟频率的场景需求；另外，由于时钟场景很多，所有场景都在一个文件中维护会造成使用场景不清晰。以某模块验证为例，该模块有多个时钟，且这些时钟都是异步关系，时钟频率完全独立，为了验证各个时钟频率之间的信号交互逻辑，需要对这些时钟的频率进行完全随机快慢组合；又比如在某些测试场景中，需要固定某一种时钟频率，而另外的时钟则需要随机，或者需要固定某两种时钟频率等；又比如需要模拟时钟抖动，占空比不确定等。时钟的种类很多，如果要将每一种场景都写入验证环境顶层中，通过宏的方式选择需要的时钟场景，就需要在验证环境顶层中准备所有可能场景供选择，维护不方便。更重要的是，如果时钟需要根据测试用例动态变动，采用通过测试用例传递变量到验证环境顶层修改将很不灵活，很难完全模拟测试用例想要的时钟状态。如图1所示为传统的验证示意图，整个平台称为ENV，内部含有TB_TOP，UVM(通用验证方法学，UniversalVerificationMethodology)组件，测试用例三个部分，其中TB_TOP内部含有clk_gen和DUT，其中DUT为待测试模块，clk_gen为时钟产生部分，用来产生各类所需的时钟。在传统的验证示意图中，不同的测试用例需要不同的时钟场景时，只能在clk_gen中进行添加和修改，一般可用宏的方式进行区分时钟场景，不同的测试用例打开不同的宏。使用这种方式会随着时钟场景的增加而使得clk_gen复杂化，需要维护的时钟场景会不够清晰；另外，由于测试用例与clk_gen完全独立，所以如果要实现随测试用例而动态变化的时钟场景，则需要通过信号传递，在测试用例和clk_gen之间采用握手等方法才能实现，比较麻烦，且不够灵活。因此，有必要设计一种新的方法，实现简化了验证环境顶层代码维护，对时钟场景可控，也更加灵活，维护起来也更清晰。
技术实现思路
本专利技术的目的在于克服现有技术的缺陷，提供时钟模型实现方法、装置、计算机设备及存储介质。为实现上述目的，本专利技术采用以下技术方案：时钟模型实现方法，包括：设置用于生成时钟的时钟生成组件；获取测试用例；根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟；通过接口方式传输所述时钟至验证环境顶层，并采用所述时钟与待验证模块进行时钟验证。其进一步技术方案为：所述时钟生成组件是采用类的方式编写且使用回调机制搭建主体部分的时钟模型。其进一步技术方案为：所述时钟生成组件独立于验证环境顶层。其进一步技术方案为：所述根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟，包括：根据所述测试用例生成具体类型的时钟生成方式，并采用回调机制加入至时钟生成组件中，以由时钟生成组件根据时钟生成方式生成具体的时钟。其进一步技术方案为：所述通过接口方式传输所述时钟至验证环境顶层，并采用所述时钟与待验证模块进行时钟验证之后，还包括：判断是否需要修改时钟场景；若需要修改时钟场景，则修改测试用例，并执行所述根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟。其进一步技术方案为：所述判断是否需要修改时钟场景之后，还包括：若不需要修改时钟场景，则进入结束步骤。其进一步技术方案为：所述时钟生成组件设置于UVM组件中。本专利技术还提供了时钟模型实现装置，包括：组件设置单元，用于设置用于生成时钟的时钟生成组件；用例获取单元，用于获取测试用例；时钟生成单元，用于根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟；验证单元，用于通过接口方式传输所述时钟至验证环境顶层，并采用所述时钟与待验证模块进行时钟验证。本专利技术还提供了一种计算机设备，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现上述的方法。本专利技术还提供了一种存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时可实现上述的方法。本专利技术与现有技术相比的有益效果是：本专利技术通过将时钟生成组件独立于验证环境顶层，根据测试用例生成对应的时钟生成方式，并由时钟生成组件采用回调机制调取时钟生成方式并生成对应的时钟，再利用接口传输至验证环境顶层进行待验证模块的时钟验证，实现简化了验证环境顶层代码维护，对时钟场景可控，也更加灵活，维护起来也更清晰。下面结合附图和具体实施例对本专利技术作进一步描述。附图说明为了更清楚地说明本专利技术实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术的验证示意图；图2为本专利技术实施例提供的时钟模型实现方法的流程示意图；图3为本专利技术实施例提供的时钟模型实现方法的验证示意图；图4为本专利技术另一实施例提供的时钟模型实现方法的流程示意图；图5为本专利技术实施例提供的时钟模型实现装置的示意性框图；图6为本专利技术另一实施例提供的时钟模型实现装置的示意性框图；图7为本专利技术实施例提供的计算机设备的示意性框图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。还应当理解，在此本专利技术说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本专利技术。如在本专利技术说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本专利技术说明书和所附权利要求书中本文档来自技高网...

【技术保护点】
1.时钟模型实现方法，其特征在于，包括：/n设置用于生成时钟的时钟生成组件；/n获取测试用例；/n根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟；/n通过接口方式传输所述时钟至验证环境顶层，并采用所述时钟与待验证模块进行时钟验证。/n

【技术特征摘要】
1.时钟模型实现方法，其特征在于，包括：
设置用于生成时钟的时钟生成组件；
获取测试用例；
根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟；
通过接口方式传输所述时钟至验证环境顶层，并采用所述时钟与待验证模块进行时钟验证。


2.根据权利要求1所述的时钟模型实现方法，其特征在于，所述时钟生成组件是采用类的方式编写且使用回调机制搭建主体部分的时钟模型。


3.根据权利要求1所述的时钟模型实现方法，其特征在于，所述时钟生成组件独立于验证环境顶层。


4.根据权利要求1所述的时钟模型实现方法，其特征在于，所述根据所述测试用例生成时钟生成方式，并加入至时钟生成组件中，以由时钟生成组件生成对应的时钟，包括：
根据所述测试用例生成具体类型的时钟生成方式，并采用回调机制加入至时钟生成组件中，以由时钟生成组件根据时钟生成方式生成具体的时钟。


5.根据权利要求1所述的时钟模型实现方法，其特征在于，所述通过接口方式传输所述时钟至验证环境顶层，并采用所述时钟与待验证模块进行时钟验证之后，还包括：
判断是否需要修改时钟场景；
若需要修改时钟场景，则修改测试...

【专利技术属性】
技术研发人员：陈明园，甘金涛，彭杨群，刘鑫，李晋华，
申请(专利权)人：记忆科技深圳有限公司，
类型：发明
国别省市：广东;44