一种存储系统时间校准装置及存储装置制造方法及图纸

本实用新型专利技术公开了一种存储系统时间校准装置，包括：用于接收标准时间信号的无线电波接收模块、用于为无线电波接收模块供电的BMC供电控制模块、用于对标准时间信号进行解码的主控模块、用于对解码后的标准时间进行存储的存储模块；所述无线电波接收模块与主控模块之间通过PCH系统总线连接，所述PCH系统总线还与获取标准时间且完成系统内时间更新的存储管理模块连接，所述主控模块和存储模块之间电连接。本实用新型专利技术能够在内网中及时获取标准时间，有利于提高存储系统时间的准确性。

【技术实现步骤摘要】
一种存储系统时间校准装置及存储装置
本技术涉及系统管理
，尤其是一种存储系统时间校准装置及存储装置。
技术介绍
存储运行过程中，需要使用存储系统时间作为运行基础数据，当出现系统被黑客攻击、存储BIOS电池断电或软件服务错误的时候，会出现查询存储系统软件停止工作、相关联的客户软件系统无法运行等严重错误。当前存储系统时间是通过手动设置系统时间或者保持与NTP系统时间一致的方法来实现系统时间校准，但是很多客户机房中，存储是在内部网络运行的，这样就无法保障存储的系统时间与国际标准时间完全一致，也无法自动的进行时间校准。
技术实现思路
本技术的目的是提供一种存储系统时间校准装置及存储装置，能够在内网中及时获取标准时间，有利于提高存储系统时间的准确性。为实现上述目的，本技术采用下述技术方案：本技术第一方面提供了一种存储系统时间校准装置，包括：用于接收标准时间信号的无线电波接收模块、用于为无线电波接收模块供电的BMC供电控制模块、用于对标准时间信号进行解码的主控模块、用于对解码后的标准时间进行存储的存储模块；所述无线电波接收模块与主控模块之间通过PCH系统总线连接，所述PCH系统总线还与获取标准时间且完成系统内时间更新的存储管理模块连接，所述主控模块和存储模块之间电连接。结合第一方面，在第一方面第一种可能的实现方式中，所述无线电波接收模块包括设置于BMC板卡的集成电波芯片CME6005。结合第一方面，在第一方面第二种可能的实现方式中，所述BMC供电控制模块包括BMC2520管理芯片和供电模块，所述BMC2520管理芯片与所述集成电波芯片CME6005的供电控制端连接；所述供电模块的电压输出端与所述集成电波芯片CME6005的电源端连接。结合第一方面，在第一方面第三种可能的实现方式中，所述供电模块包括P3V3电压转换电路，所述P3V3电压转换电路的输入端与12V电源连接，所述P3V3电压转换电路的输出端与所述集成电波芯片CME6005的电源端连接。结合第一方面，在第一方面第四种可能的实现方式中，所述主控模块包括双控制器CPU0和CPU1，所述双控制器CPU0和CPU1之间通过UPI通道进行互连，所述CPU0的PCIE数据端与PCH系统总线连接，所述PCH系统总线与所述集成电波芯片CME6005的PCIE数据端连接。本技术第二方面提供了一种存储装置，其特征是，包括上述所述的存储系统时间校准装置。
技术实现思路
中提供的效果仅仅是实施例的效果，而不是技术所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：本技术通过设置CME6005芯片，能够通过无线电波的方式及时准确接收标准时间信号，然后通过PCH系统总线将该标准时间信号传输至CPU进行解码，并通过存储模块进行标准时间信号的存储，从而在操作系统发出获取标准时间的请求时，能够在内网中及时获取标准时间，有利于提高存储系统时间的准确性。附图说明图1是本技术实施例一结构示意图；图2是实施例的BMC板卡机构示意图；图3是实施例的BMC电源结构示意图；图4是实施例的主控模块结构示意图；图5是实施例的PCH系统总线结构示意图。具体实施方式为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本技术进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本技术的不同结构。为了简化本技术的公开，下文中对特定例子的部件和设置进行描述。此外，本技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本技术省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本技术。如图1所示，一种存储系统时间校准装置，包括：用于接收标准时间信号的无线电波接收模块、用于为无线电波接收模块供电的BMC供电控制模块、用于对标准时间信号进行解码的主控模块、用于对解码后的标准时间进行存储的存储模块；所述无线电波接收模块与主控模块之间通过PCH系统总线连接，所述PCH系统总线还与获取标准时间且完成系统内时间更新的存储管理模块连接，所述主控模块和存储模块之间电连接。本实施例中，所述无线电波接收模块包括设置于BMC板卡的集成电波芯片CME6005。集成电波芯片CME6005是一款高度集成的BI-CMOS低频接收解码芯片。这一款高度灵敏低功耗的芯片能够解调多国电波信号。存储系统时间校准装置的工作过程如下：步骤A：存储接入电源后，BMC上的BIOS芯片控制CME6005芯片上电。步骤B：CME6005芯片上电后，向BMC上的BIOS芯片反馈上电信息。步骤C：CME6005芯片获取标准时间信息,并将该标准时间信号解析转换为电信号，传递给PCH系统总线。步骤D：PCH系统总线按照时钟系统将标准时间信号传递到CPU。步骤E：CPU将获得的标准时间信号进行解码后，写入存储内存。步骤F：OS操作系统发送请求信息至PCH系统总线，申请获取标准时间。步骤G和步骤H：PCH系统总线调用CPU线程从存储内存中读取最新标准时间的值。步骤I：PCH总线系统将读取到的标准时间的值传递给OS操作系统，由OS操作系统进行用户系统内部时间更新操作。所述BMC供电控制模块包括BMC2520管理芯片和供电模块，所述BMC2520管理芯片与所述集成电波芯片CME6005的供电控制端连接；所述供电模块的电压输出端与所述集成电波芯片CME6005的电源端连接。如图2所示，BMC模块与主控做扣卡方式连结，主要芯片有BMC2520管理芯片、以及BCM5720x2网络芯片、CME6005标准时间获取芯片、I210网络芯片、支持UARTSW功能与硬件监控CPLD芯片，另外支持两组SATA/PCIe模式共享2280/22110规格的M.2SSD以及预留设计BBU内建模块。如图3所示，所述供电模块包括P3V3电压转换电路，所述P3V3电压转换电路的输入端与12V电源连接，所述P3V3电压转换电路的输出端与所述集成电波芯片CME6005的电源端连接。如图4所示，所述主控模块包括双控制器CPU0和CPU1，所述双控制器CPU0和CPU1之间通过UPI通道进行互连，所述CPU0的PCIE数据端与PCH系统总线连接，所述PCH系统总线与所述集成电波芯片CME6005的PCIE数据端连接。主控模块部分功能如下：①系统支持双CascadelakeProcessor②支持12通道内存，共24个内存,支持RDIMM。③CPU扩展出4个直连对外PCIE接口连接器，2个PCIex8可选用PCIEX8/X16CVB去支持x8/x16HHHL标卡，另2个PCIex8可选用PCIEX8/X16CVB去支持x8HH本文档来自技高网...

【技术保护点】
1.一种存储系统时间校准装置，其特征是，包括：用于接收标准时间信号的无线电波接收模块、用于为无线电波接收模块供电的BMC供电控制模块、用于对标准时间信号进行解码的主控模块、用于对解码后的标准时间进行存储的存储模块；所述无线电波接收模块与主控模块之间通过PCH系统总线连接，所述PCH系统总线还与获取标准时间且完成系统内时间更新的存储管理模块连接，所述主控模块和存储模块之间电连接。/n

【技术特征摘要】
1.一种存储系统时间校准装置，其特征是，包括：用于接收标准时间信号的无线电波接收模块、用于为无线电波接收模块供电的BMC供电控制模块、用于对标准时间信号进行解码的主控模块、用于对解码后的标准时间进行存储的存储模块；所述无线电波接收模块与主控模块之间通过PCH系统总线连接，所述PCH系统总线还与获取标准时间且完成系统内时间更新的存储管理模块连接，所述主控模块和存储模块之间电连接。


2.如权利要求1所述的存储系统时间校准装置，其特征是，所述无线电波接收模块包括设置于BMC板卡的集成电波芯片CME6005。


3.如权利要求2所述的存储系统时间校准装置，其特征是，所述BMC供电控制模块包括BMC2520管理芯片和供电模块，所述BMC2520管理芯片与所述集成电波芯片CME6005的供电控制...

【专利技术属性】
技术研发人员：李超，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：新型
国别省市：江苏;32