基于CPLD的国产平台精确对时实现电路制造技术

本实用新型专利技术提供了一种基于CPLD的国产平台精确对时实现电路。其包括采样模块、边沿检测模块、计数模块和LPC协议接口模块，其中：采样模块，对输入的对时脉冲进行采样，采样后的脉冲分两路，一路送给国产CPU的GPIO接口，一路送给计数模块；边沿检测模块，负责对脉冲信号进行边缘检测；计数模块，将边沿检测模块得到的上升沿信号进行加1操作；LPC协议接口模块，负责解析LPC协议，并返回数据。

【技术实现步骤摘要】
基于CPLD的国产平台精确对时实现电路
本技术涉及一种对时电路，具体涉及一种基于CPLD的国产平台精确对时实现电路，属于电路设计

技术介绍
随着国产CPU的成熟，在一些关键领域开始了大规模的国产化替代。具体的就是采用飞腾、龙芯、申威等国产CPU，替代IntelCPU。在雷达信号处理领域，这种趋势也很明显。雷达领域中，雷达信号需要精确对时，而国产平台其IO反应速度较国外CPU还有明显差距，对时处理有一定误差。
技术实现思路
针对雷达领域，国产计算平台对时处理有误差问题，本技术提供了一种基于CPLD的国产平台精确对时实现电路。本技术为实现上述目的，通过以下技术方案实现：一种基于CPLD的国产平台精确对时实现电路，包括采样模块、边沿检测模块、计数模块和LPC协议接口模块，其中：采样模块，对输入的对时脉冲进行采样，采样后的脉冲分两路，一路送给国产CPU的GPIO接口，一路送给计数模块；边沿检测模块，负责对脉冲信号进行边缘检测；计数模块，将边沿检测模块得到的上升沿信号进行加1操作；LPC协议接口模块，负责解析LPC协议，并返回数据。所述基于CPLD的国产平台精确对时实现电路，采样模块包括与输入的脉冲数量对应的多个D触发器，D触发器的clk端连接50MHz的时钟系统时钟源,D触发器的D端连接输入相应的脉冲,D触发器的Q端连接国产CPU的GPIO接口，其中一部分D触发器连接边沿检测模块，sys_rst_n端同时连接各个D触发器的R端。所述基于CPLD的国产平台精确对时实现电路，边沿检测模块用于检测1s钟脉冲的上升沿与1us脉冲的上升沿，采用2个D触发器和一个与门级联方式。所述基于CPLD的国产平台精确对时实现电路，计数模块包括第一计数器和第二计数器，第一计数器和第二计数器均包括比较器、加法器和触发器，触发器的D端经MUX选择器连接比较器和加法器一端，比较器和加法器另一端与触发器的Q端连接LPC协议接口模块。所述基于CPLD的国产平台精确对时实现电路，四种对时脉冲的频率分别为1s脉冲，100ms脉冲，1ms脉冲，和1us脉冲。本技术的优点在于：包括采样模块、边沿检测模块、计数模块和LPC协议接口模块，CPU即可获得精准时间；通过CPLD实现，设计精巧，面积较小，简单实用。附图说明附图用来提供对本技术的进一步理解，并且构成说明书的一部分，与本技术的实施例一起用于解释本技术，并不构成对本技术的限制。图1为本技术实施例1的主视结构示意图。图2为本技术实施例采样模块实现电路示意图。图3为本技术实施例边沿检测模块实现电路示意图。图4为本技术实施例计数模块实现电路图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。本技术的描述中，需要说明的是，术语“竖直”、“上”、“下”、“水平”等指示的方位或者位置关系为基于附图所示的方位或者位置关系，仅是为了便于描述本实用和简化描述，而不是指示或者暗示所指的装置或者元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，“第一”、“第二”、“第三”、“第四”仅用于描述目的，而不能理解为指示或者暗示相对重要性。一种基于CPLD的国产平台精确对时实现电路，包括采样模块、边沿检测模块、计数模块和LPC协议接口模块。采样模块，用50MHz时钟对雷达系统输入的对时脉冲进行采样，本实施例中，脉冲的频率分别为1s脉冲，100ms脉冲，1ms脉冲和1us脉冲，采样后的脉冲分两路，一路送给国产CPU的GPIO接口，一路送给计数模块。边沿检测模块，负责对脉冲信号进行边缘检测，检测的是1s钟脉冲的上升沿与1us脉冲的上升沿。计数模块，将边沿检测模块得到的上升沿信号进行加1操作。LPC协议接口模块，负责解析LPC协议，并返回数据。参考图2，采样模块包括与输入的脉冲数量对应的多个D触发器，D触发器的clk端连接50MHz的系统时钟源,D触发器的D端连接输入相应的脉冲,D触发器的Q端连接国产CPU的GPIO接口，其中一部分D触发器连接边沿检测模块，sys_rst_n端同时连接各个D触发器的R端。采用D触发器的方式实现，此电路结构简单，功能稳定。参考图3，边沿检测模块用于检测1s钟脉冲的上升沿与1us脉冲的上升沿，采用2个D触发器和一个与门级联方式。参考图4，计数模块包括第一计数器和第二计数器，第一计数器根据1s的上升沿进行加1操作，第二计数器根据1us上升沿实现加1操作，上升沿均通过上升沿检测模块得到，第一计数器和第二计数器均包括比较器、加法器和触发器，触发器的D端经MUX选择器连接比较器和加法器一端，比较器和加法器另一端与触发器的Q端连接LPC协议接口模块。利用本技术工作过程如下：将雷达系统产生的对时信号输入CPLD，将CPLD输出的信号发送给国产CPU平台的GPIO。将国产CPU的LPC接口与CPLD相连。启动雷达对时信号，CPU即可获得精准时间。最后应说明的是：以上所述仅为本技术的优选实施例而已，并不用于限制本技术，尽管参照前述实施例对本技术进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。本文档来自技高网...

【技术保护点】
1.一种基于CPLD的国产平台精确对时实现电路，其特征在于：包括采样模块、边沿检测模块、计数模块和LPC协议接口模块，其中：/n采样模块，对输入的对时脉冲进行采样，采样后的脉冲分两路，一路送给国产CPU的GPIO接口，一路送给计数模块；/n边沿检测模块，负责对脉冲信号进行边缘检测；/n计数模块，将边沿检测模块得到的上升沿信号进行加1操作；/nLPC协议接口模块，负责解析LPC协议，并返回数据。/n

【技术特征摘要】
1.一种基于CPLD的国产平台精确对时实现电路，其特征在于：包括采样模块、边沿检测模块、计数模块和LPC协议接口模块，其中：
采样模块，对输入的对时脉冲进行采样，采样后的脉冲分两路，一路送给国产CPU的GPIO接口，一路送给计数模块；
边沿检测模块，负责对脉冲信号进行边缘检测；
计数模块，将边沿检测模块得到的上升沿信号进行加1操作；
LPC协议接口模块，负责解析LPC协议，并返回数据。


2.根据权利要求1所述基于CPLD的国产平台精确对时实现电路，其特征在于：采样模块
包括与输入的脉冲数量对应的多个D触发器，D触发器的clk端连接50MHz的系统时钟源,D触发器的D端连接输入相应的脉冲,D触发器的Q端连接国产CPU的GPIO接口，其中一部分D触发器连接边沿检测模...

【专利技术属性】
技术研发人员：王培培，滕达，张明瑞，牛晓威，杨林鹏，
申请(专利权)人：山东超越数控电子股份有限公司，
类型：新型
国别省市：山东;37