一种环栅半导体器件及制作方法、电子设备技术

本发明专利技术公开一种环栅半导体器件及其制作方法、电子设备，涉及半导体技术领域，通过在衬底与源漏区之间形成隔离层，以抑制源漏漏电，无须使用成本较高的绝缘体上硅衬底，降低了半导体器件的制作成本。环栅半导体器件包括：衬底；形成在衬底上的堆叠结构；堆叠结构包括源漏区以及与源漏区连接的至少一层纳米线或片；环栅半导体器件还包括形成在衬底和源漏区之间的隔离层；隔离层采用选择性氧化处理形成。环栅半导体器件的制作方法用于制作上述技术方案所提供的环栅半导体器件。本发明专利技术提供的环栅半导体器件应用于电子设备中。

【技术实现步骤摘要】
一种环栅半导体器件及制作方法、电子设备
本专利技术涉及半导体
，尤其涉及一种环栅半导体器件及其制作方法、电子设备。
技术介绍
堆叠纳米线或片环栅器件是一种新的半导体晶体管，具有良好的栅控能力，可以增大工作电流，降低短沟道效应，因此，具有广泛的应用前景。堆叠纳米线或片环栅器件源漏区漏电问题影响器件性能，针对源漏区漏电，一般采用SOI(Silicon-On-Insulator，绝缘衬底上的硅)衬底来抑制，但SOI衬底成本较高。
技术实现思路
本专利技术的目的在于提供一种环栅半导体器件及其制作方法、电子设备，通过在源漏区与衬底之间形成隔离层，以抑制源漏区漏电的问题，无须使用成本较高的绝缘体上硅衬底，从而降低了半导体器件的制作成本。第一方面，本专利技术提供了一种环栅半导体器件，半导体器件包括：衬底；形成在衬底上的堆叠结构；堆叠结构包括源漏区和与源漏区连接的至少一层纳米线或片；半导体器件还包括形成在衬底和源漏区之间的隔离层；隔离层采用选择性氧化处理形成。第二方面，本专利技术本文档来自技高网...

【技术保护点】
1.一种环栅半导体器件，其特征在于，所述半导体器件包括：/n衬底；/n形成在所述衬底上的堆叠结构；所述堆叠结构包括源漏区以及与所述源漏区连接的至少一层纳米线或片；/n所述半导体器件还包括形成在所述衬底和所述源漏区之间的隔离层；/n所述隔离层采用选择性氧化处理形成。/n

【技术特征摘要】
1.一种环栅半导体器件，其特征在于，所述半导体器件包括：
衬底；
形成在所述衬底上的堆叠结构；所述堆叠结构包括源漏区以及与所述源漏区连接的至少一层纳米线或片；
所述半导体器件还包括形成在所述衬底和所述源漏区之间的隔离层；
所述隔离层采用选择性氧化处理形成。


2.根据权利要求1所述的环栅半导体器件，其特征在于，所述半导体器件还包括形成在所述衬底上的氧化辅助层；
所述至少一层纳米线或片形成在所述氧化辅助层的第一区域上；
和/或，所述隔离层形成在所述氧化辅助层的第二区域上。


3.根据权利要求2所述的环栅半导体器件，其特征在于，所述氧化辅助层为锗硅氧化辅助层；
所述锗硅氧化辅助层中锗元素的质量百分比为30％-100％。


4.根据权利要求3所述的环栅半导体器件，其特征在于，所述纳米线或片为硅纳米线或片或锗硅纳米线或片，所述锗硅纳米线或片中的锗元素的质量百分比大于0％，小于等于70％。


5.根据权利要求4所述的环栅半导体器件，其特征在于，所述锗硅氧化辅助层中锗元素的质量百分比与所述锗硅纳米线或片中的锗元素的质量百分比的差值大于30％。


6.根据权利要求3所述的环栅半导体器件，其特征在于，所述锗硅氧化辅助层中含有掺杂离子，所述掺杂离子的浓度为1×1017cm-3-5×1018cm-3。


7.根据权利要求2所述的环栅半导体器件，其特征在于，所述第一区域的厚度为10nm-100nm；所述第二区域的厚度为0nm-95nm。


8.根据权利要求1-7任一项所述的环栅半导体器件，其特征在于，所述隔离层为氧化硅隔离层、氧化锗硅隔离层或氧化锗隔离层中的一种或多种；
和/或，所述隔离层的厚度为5nm-50nm。


9.根据权利要求1-7任一项所述的环栅半导体器件，其特征在于，所述堆叠结构还包括栅堆叠结构和内侧墙；
所述栅堆叠结构形成在所述纳米线或片的外周，所述内侧墙形成在所述栅堆叠结构与源漏区之间；
或，所述半导体器件还包括栅堆叠结构；
所述栅堆叠结构形成在所述纳米线或片的外周。


10.根据权利要求9所述的环栅半导体器件，其特征在于，所述内侧墙为氮化硅内侧墙；
和/或，所述氮化硅内侧墙的宽度为5nm-15nm。


11.一种环栅半导体器件的制作方法，其特征在于，所述半导体器件的制作方法包括：
提供衬底；
在所述衬底上形成堆叠结构，所述堆叠结构包括源漏区和与所述源漏区连接的至少一层纳米线或片；其中，所述源漏区和所述衬底之间还形成有隔离层；所述隔离层采用选择性氧化处理形成。


12.根据权利要求11所述的环栅半导体器件的制作，其特征在于，在所述提供衬底之后，在所述衬底上形成堆叠结构之前，所述半导体器件的制作方法还包括：
在所述衬底上形成氧化辅助材料层；其中，所述氧化辅助材料层为锗硅氧化辅助材料层；
所述在所述衬底上形成堆叠结构包括：
在所述氧化辅助材料层上交替形成堆叠材料层；
对所述衬底、所述氧化辅助材料层以及所述堆叠材料层进行处理，得到待氧化辅助层、纳米线或片和牺牲层；
对所述待氧化辅助层的预设区域进行选择性氧化处理，得到隔离层和氧化辅助层；其中，所述纳米线或片和牺牲层形成在所述氧化辅助层的第一区域上，所述隔离层形成在所述氧化辅助层的第二区域上；
在所述隔离层上形成源漏区；
去除牺牲层，在所述纳米线或片的外周形成栅堆叠结构。

【专利技术属性】
技术研发人员：李永亮，李俊杰，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11