一种半导体器件及其制作方法、电子设备技术

本发明专利技术公开一种半导体器件及其制作方法、电子设备，涉及半导体技术领域，通过在堆叠结构与衬底之间形成隔离层，以抑制寄生沟道及源漏漏电，无须使用成本较高的绝缘体上硅衬底，降低了半导体器件的制作成本。所述半导体器件包括：衬底、隔离层、堆叠结构和栅堆叠结构。隔离层形成在衬底上。堆叠结构形成在隔离层上。堆叠结构包括源区、漏区、以及位于源区和漏区之间的至少一层纳米线或片。至少一层纳米线或片分别与源区和漏区接触。隔离层覆盖衬底的面积小于或等于堆叠结构覆盖衬底的面积。栅堆叠结构形成在至少一层纳米线或片的外周。所述半导体器件的制作方法用于制作上述技术方案所提供的半导体器件。本发明专利技术提供的半导体器件应用于电子设备中。

【技术实现步骤摘要】
一种半导体器件及其制作方法、电子设备
本专利技术涉及半导体
，尤其涉及一种半导体器件及其制作方法、电子设备。
技术介绍
为抑制寄生沟道及源漏漏电，在制作半导体器件时，一般会选择绝缘体上硅衬底作为半导体器件的衬底。半导体器件中的源区和漏区等结构形成在埋氧层上。而埋氧层为不导电的绝缘层，能够解决寄生沟道及源漏的漏电问题。但是，因现有的绝缘体上硅衬底的成本较高，从而使得半导体器件的制作成本较高。
技术实现思路
本专利技术的目的在于提供一种半导体器件及其制作方法、电子设备，通过在堆叠结构与衬底之间形成隔离层，以抑制寄生沟道及源漏漏电，无须使用成本较高的绝缘体上硅衬底，从而降低了半导体器件的制作成本。为了实现上述目的，本专利技术提供了一种半导体器件，该半导体器件包括：衬底，形成在衬底上的隔离层；形成在隔离层上的堆叠结构，堆叠结构包括源区、漏区、以及位于源区和漏区之间的至少一层纳米线或片，至少一层纳米线或片分别与源区和漏区接触，隔离层覆盖衬底的面积小于或等于堆叠结构覆盖衬底的面积；以本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n衬底，/n形成在所述衬底上的隔离层；/n形成在所述隔离层上的堆叠结构，所述堆叠结构包括源区、漏区、以及位于所述源区和所述漏区之间的至少一层纳米线或片，所述至少一层纳米线或片分别与所述源区和所述漏区接触，所述隔离层覆盖所述衬底的面积小于或等于所述堆叠结构覆盖所述衬底的面积；/n以及栅堆叠结构，所述栅堆叠结构形成在所述至少一层纳米线或片的外周。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
衬底，
形成在所述衬底上的隔离层；
形成在所述隔离层上的堆叠结构，所述堆叠结构包括源区、漏区、以及位于所述源区和所述漏区之间的至少一层纳米线或片，所述至少一层纳米线或片分别与所述源区和所述漏区接触，所述隔离层覆盖所述衬底的面积小于或等于所述堆叠结构覆盖所述衬底的面积；
以及栅堆叠结构，所述栅堆叠结构形成在所述至少一层纳米线或片的外周。


2.根据权利要求1所述的半导体器件，其特征在于，所述衬底为硅衬底、锗硅衬底。


3.根据权利要求1所述的半导体器件，其特征在于，所述隔离层位于所述源区下的部分与所述隔离层位于所述漏区下的部分的顶部齐平。


4.根据权利要求1所述的半导体器件，其特征在于，所述隔离层所含有的材料为氧化硅、氧化硅锗或氧化锗；和/或，
所述隔离层的层厚为5nm～50nm。


5.根据权利要求1所述的半导体器件，其特征在于，所述至少一层纳米线或片所含有的材料为Si或Si1-xGex，其中，0＜x≤0.7。


6.根据权利要求1所述的半导体器件，其特征在于，所述源区和所述漏区均包括至少两层外延材料层，至少两层所述外延材料层沿着所述衬底的高度方向层叠设在所述隔离层上，所述至少两层外延材料层所含有的材料为Si1-yGey，其中，0.2≤y≤0.75。


7.根据权利要求1～6任一项所述的半导体器件，其特征在于，所述半导体器件还包括：
第一内侧墙，所述第一内侧墙的第一侧面临近所述源区，所述第一内侧墙的第二侧面临近所述栅堆叠结构；
第二内侧墙，所述第二内侧墙的第一侧面临近所述漏区，所述第二内侧墙的第二侧面临近所述栅堆叠结构。


8.根据权利要求6所述的半导体器件，其特征在于，当所述至少一层纳米线或片所含有的材料为Si1-xGex，其中，0＜x≤0.7，所述源区和所述漏区中位于最下方的所述外延材料层内Ge含量与所述纳米线或片内Ge含量相差小于或等于15％。


9.一种半导体器件的制作方法，其特征在于，包括：
提供一衬底；
在所述衬底上形成隔离层；
在所述隔离层上形成堆叠结构，所述堆叠结构包括源区、漏区、以及位于所述源区和所述漏区之间的至少一层纳米线或片，所述至少一层纳米线或片分别与所述源区和所述漏区接触，所述隔离层覆盖所述衬底的面积小于或等于所述堆叠结构覆盖所述衬底的面积；
形成位于至少一层所述纳米线或片外周的栅堆叠结构。


10.根据权利要求9所述的半导体器件的制作方法，其特征在于，所述在所述衬底上形成隔离层包括：
在所述衬底上形成待氧化层、以及位于所述待氧化层上的半导体材料层，所述半导体材料层包括源区形成区、漏区形成区、以及位于所述源区形成区和所述漏区形成区之间的栅极形成区；
氧化所述待氧化层，获得所述隔离层。


11.根据权利要求10所述的半导体器件的制作方法，其特征在于，氧化所述待氧化层所使用的气体为O2和N2的混合气体，或，O3气体。


12.根据权利要求10所述的半导体器件的制作方法，其特征在于，氧化所述待氧化层所采用的方式为炉管氧化处理方式或快速热处理方式；
所述炉管氧化处理方式的处理条件为：处理温度为500℃～850℃，处理时间为10min～60min；
所述快速热处理方式的处理条件为：处理温度为600℃～850℃，处理时间为30s～60s，处理周期为1个～10个。


13.根据权利要求10所述的半导体器件的制作方法，其特征在于，所述待氧化层所含有的材料为Si1-zGez，其中，0.3≤z≤1。...

【专利技术属性】
技术研发人员：李永亮，李俊杰，程晓红，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11