高雪崩耐量的VDMOS器件及制备方法技术

本发明专利技术涉及功率半导体器件技术领域，具体涉及到一种提高雪崩耐量的VDMOS及制备方法，在本发明专利技术的器件中引入了第二多晶硅栅电极替换掉了传统VDMOS结构源区下方部分的体区，并且对JEFT区域进行了与漂移区相同杂质类型的中等掺杂，在器件正向导通时，第一多晶硅栅电极与第二多晶硅栅电极能够在源区侧部的体区中形成双反型层沟道，并且在JEFT区域形成多数载流子的积累层，改善了VDMOS的正向导通特性；在器件处于雪崩击穿状态时，源区下方不再存在寄生的三极管，并且击穿位置会固定到源区侧方的欧姆接触区与漂移区的交界面，雪崩电流只能通过欧姆接触区流出源极，提高了VDMOS的雪崩耐量。

【技术实现步骤摘要】
高雪崩耐量的VDMOS器件及制备方法
本专利技术涉及功率半导体器件
，具体涉及到一种高雪崩耐量的VDMOS及其制备。
技术介绍
绝缘栅场效应晶体管(MOSFET)因其具有开关速度快、功耗低、栅极易驱动、驱动功率小，输入阻抗高和频率响应好等优点，被广泛的应用在各种电力系统中。在各种高电应力系统中，除了要求功率MOSFET具有更低导通损耗外，还要求其具有更高的可靠性。通常，功率MOSFET经常会面临动态过程中的失效，与静态过程中失效所不同的是，器件在动态过程失效的机率更高，失效原理也更为复杂。非箝位感性负载开关过程(UnclampedInductiveSwitching，UIS)通常被认为是功率MOSFET在系统中所能面临的最极端的电应力情况。因为在回路从导通变为关断时，存储在非箝位感性电感中的能量必须在关断瞬间全部通过功率MOSFET进行泻放，同时施加于功率MOSFET的高电压和大电流极易造成器件的失效。因此，器件的抗UIS失效能力通常是衡量功率器件可靠性的重要指标，而雪崩耐量则是衡量抗UIS能力的重要参数。研究表明，MOSFET内本文档来自技高网...

【技术保护点】
1.一种高雪崩耐量的VDMOS器件，其特征在于：包括漏极结构、漂移区结构、JEFT区结构、源极结构、栅极结构；/n所述漏极结构包括漏极金属层(11)、漏极金属层(11)上方的重掺杂第二类导电类型半导体漏区(10)，重掺杂第二类导电类型半导体漏区(10)的下表面与漏极金属层(11)直接接触；/n所述漂移区结构包括第二类导电类型半导体漏区(10)上方的轻掺杂第二类导电类型半导体漂移区(9)；所述轻掺杂第二类导电类型半导体漂移区(9)的下表面与重掺杂第二类导电类型半导体漏区(10)直接接触，所述轻掺杂第二类导电类型半导体漂移区(9)位于源极结构、栅极结构和JEFT结构的下方且与第二多晶硅栅电极(52...

【技术特征摘要】
1.一种高雪崩耐量的VDMOS器件，其特征在于：包括漏极结构、漂移区结构、JEFT区结构、源极结构、栅极结构；
所述漏极结构包括漏极金属层(11)、漏极金属层(11)上方的重掺杂第二类导电类型半导体漏区(10)，重掺杂第二类导电类型半导体漏区(10)的下表面与漏极金属层(11)直接接触；
所述漂移区结构包括第二类导电类型半导体漏区(10)上方的轻掺杂第二类导电类型半导体漂移区(9)；所述轻掺杂第二类导电类型半导体漂移区(9)的下表面与重掺杂第二类导电类型半导体漏区(10)直接接触，所述轻掺杂第二类导电类型半导体漂移区(9)位于源极结构、栅极结构和JEFT结构的下方且与第二多晶硅栅电极(52)通过栅极绝缘介质层(62)相隔离；
所述JEFT区结构位于轻掺杂第二类导电类型半导体漂移区(9)的上表面，包括位于第二栅极绝缘层(62)之间的中等掺杂第二类导电类型半导体JEFT区(7)；
所述源极结构包括源极金属层(1)、重掺杂第一类导电类型半导体欧姆接触区(2)、重掺杂第二类导电类型半导体源区(3)和中等掺杂第一类导电类型半导体体区(4)；所述源极结构的重掺杂第二类导电类型半导体源区(3)两侧分别为重掺杂第一类导电类型半导体欧姆接触区(2)和中等掺杂第一类导电类型半导体体区(4)，其中中等掺杂第一类导电类型半导体体区(4)位于靠近JEFT区结构的一侧，重掺杂第一类导电类型半导体欧姆接触区(2)位于远离JEFT区结构的一侧，并且重掺杂第一类导电类型半导体欧姆接触区(2)和重掺杂第二类导电类型半导体源区(3)的上表面直接与源极金属层(1)相接触；
所述栅极结构包括第一多晶硅栅电极(51)、第二多晶硅栅电极(52)和第一栅极绝缘介质层(61)、第二栅极绝缘介质层(62)；所述栅极结构的第一多晶硅栅电极(51)位于第一类导电类型半导体体区(4)的正上方，并且跨越了整个JEFT区结构，通过第一栅极绝缘介质层(61)将第一多晶硅栅电极(51)与第一类导电类型半导体体区(4)进行隔离，第二多晶硅栅电极(52)位于重掺杂第二类导电类型半导体源区(3)和中等掺杂第一类导电类型半导体体区(4)的正下方且通过栅极绝缘介质层(62)与第二类导电类型半导体源区(3)和第一类导电类型半导体体区(4)相隔离。


2.根据权利要求1所述的一种高雪崩耐量的VDMOS器件，其特征在于：所述漂移区结构为交替排列的宽度和掺杂浓度相等的轻掺杂第一类导电类型半导体区域(8)和轻掺杂第二类导电类型半导体区域(9)。


3.根据权利要求1或2所述的一种高雪崩耐量的VDMOS器件，其特征在于：包围第二多晶硅栅极(52)的栅极绝缘介质层(62)的深度与重掺杂第一类导电类型半导体欧姆接触区(2)的深度相同。


4.根据权利要求1至3任意一项所述的一种高雪崩耐量的VDMOS器件，其特征在于：所述VDMOS器件的材料为硅、碳化硅、砷化镓、磷化铟或锗硅半导体材料。


5.根据权利要求1至4任意一项所述的一种高雪崩耐量的VDMOS器件，其特征在于：所述第一类导电类型半导体掺杂为P型半导体，第二类导电类型半导体为N型半导体；或者所述第一类导电类型半导体掺杂为N型半导体，第二类导电类型半导体为P型半导体。


6.根据权利要求1至5任意一项所述的一种高雪崩耐量的VDMOS器件，其特征在于：所述轻掺杂为杂质...

【专利技术属性】
技术研发人员：任敏，李吕强，蓝瑶瑶，郭乔，李泽宏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51