一种鳍状半导体器件及其制作方法、电子设备技术

本发明专利技术公开一种鳍状半导体器件及其制作方法、电子设备，涉及半导体技术领域，通过选择性氧化处理在源漏区与衬底之间形成隔离层，以抑制源漏区漏电，具有成本低，制作工艺简单的优点。所述鳍状半导体器件包括：衬底以及形成在衬底上的鳍式场效应晶体管；鳍式场效应晶体管包括源漏区以及与源漏区连接的沟道层；鳍式场效应晶体管还包括形成在衬底与源漏区之间的隔离层；其中，隔离层采用选择性氧化处理形成。鳍状半导体器件的制作方法用于制作上述技术方案所提供的鳍状半导体器件。本发明专利技术提供的鳍状半导体器件应用于电子设备中。

【技术实现步骤摘要】
一种鳍状半导体器件及其制作方法、电子设备
本专利技术涉及半导体
，尤其涉及一种鳍状半导体器件及其制作方法、电子设备。
技术介绍
FinFET(FinField-EffectTransistor，鳍式场效应晶体管)可以通过采用更高迁移率的沟道材料作提升器件的驱动性能，但源漏区漏电问题一直是高迁移率沟道FinFET三维器件性能提高的瓶颈之一。目前，大多采用SOI(Silicon-On-Insulator，绝缘衬底上的硅)衬底或是采用穿通阻挡层注入工艺来抑制源漏区的漏电。但SOI衬底成本较高，穿通阻挡层注入工艺容易受注入深度，源漏刻蚀的深度等因素的影响，工艺控制难度较大。
技术实现思路
本专利技术的目的在于提供一种鳍状半导体器件及其制作方法、电子设备，通过选择性氧化处理在源漏区与衬底之间形成隔离层，以抑制源漏区漏电，具有成本低，制作工艺简单的优点。第一方面，本专利技术提供了一种鳍状半导体器件，该鳍状半导体器件包括：衬底和以及形成在衬底上的鳍式场效应晶体管；鳍式场效应晶体管包括源漏区以及与源漏区连接的沟道层；<本文档来自技高网...

【技术保护点】
1.一种鳍状半导体器件，其特征在于，所述鳍状半导体器件包括：衬底以及形成在所述衬底上的鳍式场效应晶体管；/n所述鳍式场效应晶体管包括源漏区以及与所述源漏区连接的沟道层；/n所述半导体器件还包括形成在衬底与所述源漏区之间的隔离层；其中，所述隔离层采用选择性氧化处理形成。/n

【技术特征摘要】
1.一种鳍状半导体器件，其特征在于，所述鳍状半导体器件包括：衬底以及形成在所述衬底上的鳍式场效应晶体管；
所述鳍式场效应晶体管包括源漏区以及与所述源漏区连接的沟道层；
所述半导体器件还包括形成在衬底与所述源漏区之间的隔离层；其中，所述隔离层采用选择性氧化处理形成。


2.根据权利要求1所述的鳍状半导体器件，其特征在于，所述源漏区包括形成在所述沟道层一侧的源区和形成在所述沟道层另一侧的漏区；
所述隔离层包括形成在所述衬底与所述源区之间的第一隔离层，和形成在所述衬底与所述漏区之间的第二隔离层，所述第一隔离层的顶部和所述第二隔离层的顶部齐平。


3.根据权利要求1所述的鳍状半导体器件，其特征在于，所述鳍状半导体器件还包括氧化辅助层，所述氧化辅助层形成在所述衬底上，所述沟道层形成在所述氧化辅助层的第一区域上，所述隔离层形成在所述氧化辅助层的第二区域上。


4.根据权利要求3所述的鳍状半导体器件，其特征在于，所述氧化辅助层为锗硅氧化辅助层；
所述锗硅氧化辅助层中锗元素的质量百分比为30％-80％。


5.根据权利要求4所述的鳍状半导体器件，其特征在于，所述沟道层为硅沟道层或锗硅沟道层；
所述锗硅沟道层中锗元素的质量百分比大于0％，小于等于50％，所述锗硅氧化辅助层中锗元素的质量百分比与所述锗硅沟道层中锗元素的质量百分比之差大于等于30％。


6.根据权利要求3所述的鳍状半导体器件，其特征在于，锗硅氧化辅助层中含有掺杂离子，所述掺杂离子的浓度为1×1017cm-3-5×1018cm-3。


7.根据权利要求3所述的鳍状半导体器件，其特征在于，所述第一区域的厚度为5nm-50nm；
和/或，所述第二区域的厚度为0nm-45nm。


8.根据权利要求1-7任一项所述的鳍状半导体器件，其特征在于，所述鳍式场效应晶体管还包括形成在所述沟道层外周的栅堆叠结构。


9.根据权利要求1-7任一项所述的鳍状半导体器件，其特征在于，所述隔离层为氧化硅隔离层或氧化锗硅隔离层，所述隔离层的厚度为5nm-50nm。


10.一种鳍状半导体器件的制作方法，其特征在于，所述鳍状半导体器件的制作方法包括以下步骤：
提供衬底；
在所述衬底上形成鳍式场效应晶体管和隔离层；所述鳍式场效应晶体管包括源漏区以及与所述源漏区连接的沟道层；所述隔离层形成在所述衬底与所述源漏区之间；其中，所述隔离层采用选择性氧化处理形...

【专利技术属性】
技术研发人员：李永亮，李俊杰，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11