半导体结构的制造方法技术

本发明专利技术实施例涉及一种半导体结构的制造方法，包括：形成晶圆堆叠结构，所述晶圆堆叠结构包括至少二片晶圆，所述晶圆包括若干芯片；对所述晶圆堆叠结构进行切割步骤，且在所述晶圆堆叠结构切割步骤之后，所述晶圆堆叠结构中的所述若干芯片处于未分离状态；进行所述芯片分离步骤，使所述晶圆堆叠结构中的所述芯片相分离。本发明专利技术能够有效的避免对晶圆中芯片造成误切割，改善半导体结构的性能。

【技术实现步骤摘要】
半导体结构的制造方法
本专利技术实施例涉及半导体
，特别涉及一种半导体结构的制造方法。
技术介绍
近年来，随着半导体器件不断响应“更快、更便宜、更小”的需求，三维堆叠型3D封装技术已经进入了主流半导体制造中。其中，TSV(硅通孔)技术通过垂直的芯片通孔互联，带来了更短的互联长度和更小的封装面积，在很大程度上提高了信号传输速度并减小了寄生功耗。现有三维堆叠型3D封装结构的形成方法通常包括：在垂直于晶圆(wafer)表面方向上堆叠键合多片晶圆；之后，将键合的多片晶圆沿晶圆切割道进行切割，获得若干颗分立的芯片(chip)。然而，现有技术形成的3D封装结构性能仍有待提高。
技术实现思路
本专利技术实施例解决的技术问题为提供一种半导体结构的制造方法，改善半导体结构的性能。为解决上述技术问题，本专利技术实施例提供一种半导体结构的制造方法，包括：形成晶圆堆叠结构，所述晶圆堆叠结构包括至少二片晶圆，所述晶圆包括若干芯片；对所述晶圆堆叠结构进行切割步骤，且在所述晶圆堆叠结构切割步骤之后，所述晶圆堆叠结构中的所述若干芯片处于未分离状态；进行所述芯片分离步骤，使所述晶圆堆叠结构中的所述芯片相分离。与现有技术相比，本专利技术实施例提供的半导体结构的制造方法的技术方案具有以下优点：本专利技术实施例提供的半导体结构的制造方法的技术方案中，形成晶圆堆叠结构，所述晶圆堆叠结构包括至少二片晶圆，所述晶圆包括若干芯片；对所述晶圆堆叠结构进行切割步骤，且在所述晶圆堆叠结构切割步骤之后，所述晶圆堆叠结构中的所述若干芯片处于未分离状态；进行所述芯片分离步骤，使所述晶圆堆叠结构中的所述芯片相分离。采用本专利技术实施例提供的制造方法，有利于避免切割步骤中对芯片造成切割损伤，改善半导体结构的性能。另外，形成晶圆堆叠结构以及切割步骤包括：交替进行晶圆堆叠步骤以及晶圆单元切割步骤，每一次晶圆堆叠步骤在沿第一方向上键合一晶圆单元，且晶圆单元切割步骤中沿前一次晶圆堆叠步骤键合的晶圆单元的切割道切割晶圆单元，且在晶圆单元切割步骤之后，切割的所述晶圆单元中各芯片处于未分离状态，直至在沿第一方向上键合预设数量的晶圆；然后进行芯片分离不追，使预设数量的晶圆中的芯片相分离。本专利技术实施例中形成3D半导体结构，并且能够有效的防止对晶圆中的芯片造成误切割，改善制造的半导体结构的性能。另外，晶圆单元切割步骤包括第一次晶圆单元切割步骤，且所述第一次晶圆单元切割步骤采用的切割方法为激光隐形切割法，使得第一次晶圆单元切割步骤后第一晶圆单元为完整晶圆，使得第一晶圆单元能够为后续键合的晶圆单元提供支撑作用，且约束后续键合的晶圆单元中的芯片。另外，所有晶圆单元切割步骤采用的切割方法均相同，为激光隐形切割法，使得激光隐形切割法能够最大程度的应用于3D半导体结构制造过程中，使得预设数量的晶圆均经历激光隐形切割，充分有效利用激光隐形切割法带来的好处，从而进一步的改善半导体结构的性能。另外，前一次所述晶圆单元切割步骤或者后一次晶圆单元切割步骤中的一片晶圆单元切割步骤采用的切割方法为激光隐形切割法。采用激光隐形切割法对晶圆单元进行切割后，晶圆单元的切割道仍被保留，因而晶圆单元仍具有完整形貌；该具有完整形貌的晶圆单元能够对位于其上方的晶圆单元提供良好的支撑作用，尤其是对位于其上方的晶圆单元的切割道具有良好的支撑作用，因而对位于其上方的晶圆单元进行晶圆单元切割步骤过程中，能够有效的防止正在切割的晶圆单元出现晶圆破裂的问题，进而进一步的改善制造的半导体结构的性能。附图说明一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。图1至图11为本专利技术实施例提供的半导体结构的制造方法中各步骤对应的剖面结构示意图。具体实施方式由
技术介绍
可知，现有的3D半导体结构的性能有待提高。分析发现，现有芯片堆叠(stackdie)的方法通常为：先将单片晶圆切割形成芯片，然后将切割后的芯片堆叠于另一晶圆上，这一方法称为chiponwafer。Chiponwafer的方法工艺步骤复杂，相应的成本也更高，为此希望提出一种新的切割方案，将多片晶圆进行堆叠后再进行单次切割。然而，进一步分析发现，随着3D半导体结构中堆叠的晶圆数量增加，堆叠后的半导体结构厚度越来越厚，采用单次切割处理难以有效切割半导体结构，易对芯片造成误切割，尤其是当晶圆之间存在较大对准误差时，更易对芯片造成误切割。为解决上述问题，本专利技术实施例提供一种半导体结构的制造方法，进行多次晶圆堆叠步骤，且在每一次晶圆堆叠步骤后进行晶圆单元切割步骤，将前一次堆叠的晶圆单元进行切割，有效的避免对芯片造成误切割，改善半导体结构的性能。为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本专利技术各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。图1至图11为本专利技术实施例提供的半导体结构的制造方法中各步骤对应的剖面结构示意图。半导体结构的制造方法包括：形成晶圆堆叠结构，所述晶圆堆叠结构包括至少二片晶圆，所述晶圆包括若干芯片；对所述晶圆堆叠结构进行切割步骤，且在所述晶圆堆叠结构切割步骤之后，所述晶圆堆叠结构中的所述若干芯片处于未分离状态；进行所述芯片分离步骤，使所述晶圆堆叠结构中的所述芯片相分离。其中，形成所述晶圆堆叠结构以及进行所述切割步骤，包括：进行多次晶圆堆叠步骤，每一次晶圆堆叠步骤在沿第一方向上堆叠一晶圆单元，直至在沿所述第一方向上堆叠预设数量的晶圆，所述晶圆单元包括一片晶圆，或者，所述晶圆单元包括沿所述第一方向上堆叠的至少两片晶圆；在每一次所述晶圆堆叠步骤之后，进行晶圆单元切割步骤，沿前一次晶圆堆叠步骤堆叠的晶圆单元的切割道切割所述晶圆单元，且在所述晶圆单元切割步骤切割的晶圆单元中各芯片处于未分离状态；进行芯片分离步骤，使所述预设数量的晶圆中的芯片相分离。所述晶圆单元切割步骤包括第一次晶圆单元切割步骤，所述晶圆堆叠步骤包括第一次晶圆堆叠步骤，所述第一次晶圆堆叠步骤中堆叠第一晶圆单元。以下将以进行第一次晶圆堆叠步骤为起始点对本实施例提供的制造方法进行详细说明。参考图1，进行第一次晶圆堆叠步骤，沿第一方向上堆叠第一晶圆单元101。所述第一晶圆单元101具有正面和与所述正面相对的背面，且所述第一方向与正面以及背面相垂直。本实施例中，所述第一晶圆单元101包括一片晶圆。其中，所述晶圆为采用集成电路制作工艺制作的，所述晶圆包括多个芯片区I以及位于相邻芯片区I之间的切割道(未标示)，芯片区I具有芯片。为了提高第一晶圆单元101的机械强度，为第一晶圆单元101提供机械支撑作用，在进行所述第一次晶圆堆本文档来自技高网...

【技术保护点】
1.一种半导体结构的制造方法，其特征在于，包括：/n形成晶圆堆叠结构，所述晶圆堆叠结构包括至少二片晶圆，所述晶圆包括若干芯片；/n对所述晶圆堆叠结构进行切割步骤，且在所述晶圆堆叠结构切割步骤之后，所述晶圆堆叠结构中的所述若干芯片处于未分离状态；/n进行所述芯片分离步骤，使所述晶圆堆叠结构中的所述芯片相分离。/n

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：
形成晶圆堆叠结构，所述晶圆堆叠结构包括至少二片晶圆，所述晶圆包括若干芯片；
对所述晶圆堆叠结构进行切割步骤，且在所述晶圆堆叠结构切割步骤之后，所述晶圆堆叠结构中的所述若干芯片处于未分离状态；
进行所述芯片分离步骤，使所述晶圆堆叠结构中的所述芯片相分离。


2.如权利要求1所述的制造方法，其特征在于，进行所述形成所述晶圆堆叠结构以及所述进行所述切割步骤的方法包括：
进行多次晶圆堆叠步骤，每一次晶圆堆叠步骤在沿第一方向上键合一晶圆单元，直至在沿所述第一方向上键合预设数量的晶圆，所述晶圆单元包括一片晶圆，或者，所述晶圆单元包括沿所述第一方向上相键合的至少两片晶圆；
在每一次所述晶圆堆叠步骤之后，进行晶圆单元切割步骤，沿前一次晶圆堆叠步骤键合的晶圆单元的切割道切割所述晶圆单元，且在所述晶圆单元切割步骤之后，切割的所述晶圆单元中各芯片处于未分离状态。


3.如权利要求2所述的制造方法，其特征在于，所述晶圆单元切割步骤包括第一次晶圆单元切割步骤，且所述第一次晶圆单元切割步骤采用的切割方法为激光隐形切割法。


4.如权利要求3所述的制造方法，其特征在于，所有晶圆单元切割步骤采用的切割方法均相同。


5.如权利要求2或3所述的制造方法，其特征在于，所述晶圆单元切割步骤采用的切割方法包括激光隐形切割法、锯片刀切割法、电浆切割法或者激光非隐形切割法。
...

【专利技术属性】
技术研发人员：吴秉桓，全昌镐，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34