包括穿通电极的半导体芯片以及测试该穿通电极的方法技术

本申请公开了包括穿通电极的半导体芯片以及测试该穿通电极的方法。一种半导体芯片包括：第一半导体器件以及层叠在第一半导体器件之上的第二半导体器件。第二半导体器件经由多个穿通电极电连接到第一半导体器件。在测试模式下，第一半导体器件被配置为经由多个穿通电极来驱动逻辑电平的第一模式和逻辑电平的第二模式，被配置为将通过来自第一半导体器件和第二半导体器件的第一模式和第二模式而产生的多个测试数据的逻辑电平进行比较，以产生指示多个穿通电极正常运作或异常运作的检测信号。

【技术实现步骤摘要】
包括穿通电极的半导体芯片以及测试该穿通电极的方法相关申请的交叉引用本申请要求于2019年3月5日提交的申请号为10-2019-0025320的韩国专利申请的优先权，其全部内容通过引用合并于此。
本公开的实施例总体而言涉及半导体芯片和测试半导体芯片的方法，并且更具体地，涉及包括穿通电极的半导体芯片以及测试该穿通电极的方法。
技术介绍
近来，已经开发出三维半导体芯片以增加其集成密度。每种三维半导体芯片都可以通过将多个半导体器件垂直地层叠来实现，以在有限的面积上实现最大的集成密度。可以使用穿通硅通孔(TSV)技术来实现每种三维半导体芯片，所述穿通硅通孔(TSV)技术利用垂直穿透半导体器件的硅通孔使彼此垂直层叠的所有半导体器件电连接。因此，与使用接合线制造的三维半导体芯片相比，使用TSV制造的三维半导体芯片可以有效地减小其封装面积。此外，可以在将半导体芯片供应给用户或客户之前测试半导体芯片以验证其特性和可靠性。因此，已经提出了各种测试半导体芯片的方法以减少测试时间并提高测试效率。专利技术内容根据一本文档来自技高网...

【技术保护点】
1.一种半导体芯片，包括:/n第一半导体器件；以及/n第二半导体器件，其被层叠在所述第一半导体器件之上，并经由多个穿通电极电连接到所述第一半导体器件，/n其中，在测试模式下，所述第一半导体器件被配置为经由所述多个穿通电极来驱动逻辑电平的第一模式和逻辑电平的第二模式，被配置为将通过来自所述第一半导体器件和所述第二半导体器件的所述第一模式和所述第二模式而产生的多个测试数据的逻辑电平进行比较，以产生指示所述多个穿通电极正常运作或异常运作的检测信号。/n

【技术特征摘要】
20190305 KR 10-2019-00253201.一种半导体芯片，包括:
第一半导体器件；以及
第二半导体器件，其被层叠在所述第一半导体器件之上，并经由多个穿通电极电连接到所述第一半导体器件，
其中，在测试模式下，所述第一半导体器件被配置为经由所述多个穿通电极来驱动逻辑电平的第一模式和逻辑电平的第二模式，被配置为将通过来自所述第一半导体器件和所述第二半导体器件的所述第一模式和所述第二模式而产生的多个测试数据的逻辑电平进行比较，以产生指示所述多个穿通电极正常运作或异常运作的检测信号。


2.如权利要求1所述的半导体芯片，
其中，当所述检测信号为转变信号时，所述检测信号指示所述多个穿通电极正常运作；以及
其中，当所述检测信号具有固定的逻辑电平时，所述检测信号通过产生错误的逻辑电平来指示所述多个穿通电极异常运作。


3.如权利要求1所述的半导体芯片，其中，当连接到所述多个穿通电极的反相器之中的奇数个反相器被导通时，所述检测信号为转变信号。


4.如权利要求1所述的半导体芯片，
其中，所述第一模式被设置为所述多个穿通电极中的两个相邻的穿通电极被驱动为具有不同的逻辑电平的模式；以及
其中，所述第二模式被设置为所述多个穿通电极的居中穿通电极的逻辑电平具有来自所述第一模式但已被反相的逻辑电平的模式。


5.如权利要求1所述的半导体芯片，其中，所述第一半导体器件包括:
测试控制电路，其被配置为在测试模式下产生用于将所述第一模式和所述第二模式应用于所述多个穿通电极的多个控制信号，被配置为在所述测试模式下产生第一测试信号至第三测试信号，以及被配置为在所述测试模式下检测所述检测信号以验证所述多个穿通电极是否正常运作；以及
第一驱动电路，其被配置为基于所述多个控制信号来驱动所述多个穿通电极而顺序地产生所述第一模式和所述第二模式，以产生所述多个测试数据，以及被配置为根据基于所述第一测试信号至所述第三测试信号的所述多个测试数据的比较结果来产生所述检测信号。


6.如权利要求5所述的半导体芯片，其中，所述测试控制电路包括:
区段信号发生电路，其被配置为将用于激活所述测试模式的测试模式信号延迟以产生被顺序地使能的第一区段信号和第二区段信号；
测试信号发生电路，其被配置为在所述测试模式信号被输入且所述第二区段信号被禁止的情况下产生被使能的所述第一测试信号，被配置为在所述测试模式信号被输入且所述第一测试信号被使能的情况下根据所述第一区段信号的逻辑电平来产生第二测试信号，以及被配置为在所述测试模式信号被输入且所述第二区段信号被使能的情况下产生被使能的所述第三测试信号；
控制信号发生电路，其被配置为当所述测试模式信号被输入时产生用于产生所述第一模式的所述多个控制信号，以及被配置为当所述第一区段信号被使能时产生用于产生所述第二模式的所述多个控制信号；以及
检测电路，其被配置为当所述测试模式信号被输入时，检测所述检测信号以验证所述多个穿通电极是否正常运作。


7.如权利要求6所述的半导体芯片，其中，所述区段信号发生电路包括:
复位信号发生电路，其被配置为产生包括在所述测试模式信号被输入时创建的脉冲的复位信号；
内部时钟发生电路，其被配置为产生在所述测试模式信号被输入时周期性转变的内部时钟信号；
计数器，其被配置为产生通过所述内部时钟信号而顺序地计数的第一计数信号至第四计数信号；
第一区段信号发生电路，其被配置为产生所述第一区段信号，所述第一区段信号通过包括在第二计数信号被使能时创建的脉冲的第一设置信号而被使能，并且当所述复位信号和第二设置信号被输入时所述第一区段信号被禁止；以及
第二区段信号发生电路，其被配置为产生第二区段信号，所述第二区段信号通过包括在第三计数信号被使能时创建的脉冲的第二设置信号而被使能，并且当所述复位信号被输入时所述第二区段信号被禁止。


8.如权利要求6所述的半导体芯片，其中，所述测试信号发生电路包括:
第一逻辑电路，其被配置为在所述测试模式信号被输入且所述第二区段信号被禁止的情况下产生被使能的所述第一测试信号，以及被配置为在所述测试模式信号被输入且所述第二区段信号被使能的情况下产生被使能的所述第三测试信号；以及
第二逻辑电路，其被配置为在所述第一测试信号被使能的情况下基于所述第一区段信号的逻辑电平来产生所述第二测试信号。


9.如权利要求5所述的半导体芯片，其中，所述第一驱动电路包括:
测试数据发生电路，其被配置为基于所述多个控制信号来驱动所述多个穿通电极以顺序地具有所述第一模式和所述第二模式，从而产生所述多个测试数据；以及
比较电路，其被配置为包括连接到所述多个穿通电极的多个反相器，被配置为根据基于所述第一测试信号至所述第三测试信号的所述多个测试数据的比较结果来选择性地导通所述多个反相器，以及被配置为产生基于所述多个穿通电极的逻辑电平以及所述多个反相器的导通状态和关断状态而转变的检测信号。


10.如权利要求1所述的半导体芯片，
其中，所述第二半导体器件包括第二驱动电路；
其中，所述第二驱动电路包括连接到所述多个穿通电极的多个反相器；以及
其中，所述多个反相器根据基于第一测试信号至第三测试信号的所述多个测试数据的比较结果而被选择性地导通。


11.一种半导体芯片，包括:
第一驱动电路，其被配置为包括连接到多个穿通电极的第一反相器组，被配置为将所述多个穿通电极顺序地驱动至第一模式和第二模式以产生多个测试数据，以及被配置为根据基于第一测试信号至第三测试信号的所述...

【专利技术属性】
技术研发人员：崔善明，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR