具有改善栅极漏电流的半导体器件制造技术

本发明专利技术是关于一种具有改善栅极漏电流的半导体器件，其包含：衬底；第一氮化物半导体层，位于衬底上方；第二氮化物半导体层，位于第一氮化物半导体层上方且具有大于第一氮化物半导体者的能隙；及源极接触及漏极接触，位于第二氮化物半导体层上方；经掺杂第三氮化物半导体层，位于第二氮化物半导体层上方及漏极接触和源极接触之间；及栅电极，位于经掺杂第三氮化物半导体层上方；其中在大体上平行于第一氮化物半导体层及第二氮化物半导体层界面的方向上，经掺杂第三氮化物半导体层具有至少一个沿该方向延伸的突出部，从而达成改善栅极漏电流现象的效果。

【技术实现步骤摘要】
具有改善栅极漏电流的半导体器件
本专利技术是关于一种半导体器件及其制造方法，特别是关于一种具有III-V族层、二维电子气、导体结构、及金属层的半导体器件。
技术介绍
GaN开关功率晶体管能实现新一代小型高效功率变换器。这些器件的高开关速度能提高转换频率，得以实现在减小体积和重量的同时保持、甚至提高总效率。由于GaN/AlGaN材料的物理性质，能在小的半导体面积上同时实现高击穿电压和高电流水平，故这些材料性质转化为高功率水平时的高开关频率。然而，很多不同的物理效应限制了GaN器件的耐压性能。在很多情况下，最大的允许工作电压受到过大的栅极漏电流的限制，栅极漏电流是指由栅极金属，沿经掺杂氮化物半导体层的侧壁及第一氮化物半导体层与钝化层之界面泄漏至源极及/或漏极之电流，过大的栅极漏电流可能抑制组件的工作电压。因此，GaN开关功率晶体管领域中，存在改良栅极漏电流特性的需求。
技术实现思路
以下概括说明本专利技术的基本特点，以便基本理解本专利技术的一些面向。第一代半导体材料为具有间接能隙的元素型半导体，例如硅或锗。第二代半导体材料以III族砷化物(例如：砷化镓(GaAs))化合物半导体材料为代表，彼等具有直接能隙，可发光但有一定的波长限制，且具有高污染性。第三代半导体则是指以III族氮化物(例如：氮化镓(GaN))、碳化硅(SiC)、金刚石；氧化锌(ZnO)为代表的宽禁带半导体材料。近年來随着无线通信市场的发展，如军用雷达系统、个人行动电话与基地台等，使得毫米波晶体管日趋重要，其中以III族氮化物材料所制成之诸如AlGaN/GaN高电子迁移率晶体管(HighElectronMobilityTransistors)一直是热门研究课题，氮化镓具有宽能带(widebandgap)、高崩溃电压(highbreakdownvoltage)、高峰值电子速率(highpeakelectronvelocity)、高电子饱和速率(highelectronsaturationvelocity)、键结力与热稳定性佳，因此氮化镓有机会成为下一世代功率器件的主要材料。相较于第一代半导体材料硅(Si)及第二代半导体材料砷化镓(GaAs)，第三代半导体具有大禁带宽度、高击穿电场、大热导率、高电子饱和漂移速度、小介电常数等独特的性能，使彼等在光电器件、电力电子、射频(RF)和微波功率放大器、激光器和探测器件等方面展现出巨大的潜力。基于第三代半导体的组件可包括高电子迁移率晶体管(HEMT)，又称为异质结场效应晶体管(HFET)或调制掺杂场效应晶体管(MODFET)—般利用两种不同禁带宽度的材料所形成的结，例如异质结替代掺杂区作为沟道。高电子迁移率晶体管得益于异质结构，利用异质结产生的高迁移率电子，此异质结可由例如非经故意掺杂的宽禁带层(例如，AlGaN层)及非经故意掺杂的窄禁带层(例如，GaN层)所形成。在AlGaN/GaN材料体系中，由于极强的自发极化和压电极化效应，非经故意地掺杂也可以形成高浓度的电子沟道。在这种情况下，由于沟道中没有施主杂质导致的散射，电子可以高速移动，获得很高的电子迁移率。最终结果是异质结构中产生了一高浓度高迁移率的电子薄层，从而导致很低的沟道电阻率。这就是通称的二维电子气(2DEG)。在场效应晶体管(FET)中，通过在栅电极上施加偏压来改变这一层的电导，从而完成晶体管的工作，这是第二代半导体材料(如砷化镓)没有的优点。因此，氮化镓可以作成HEMT，HEMT因为具有更低的杂质散射与晶格散射，故比MESFET具更佳的载子浓度与电子迁移率，故氮化镓材料极适合应用于HEMT并应用于高频、高功率或微波用途上。对高频、高功率的组件來說须具备高崩溃电压与高电子速度的特性，从功率放大器的观点來看，第三代半导体HEMTs比第二代半导体HEMTs具更佳之功率密度，使其以更小尺寸符合需求。AlGaN/GaNHEMT是最常见的异质结高迁移率晶体管。其可利用MOCVD或者MBE在衬底材料(比如蓝宝石、硅(111)、碳化硅)上外延生长GaN以及AlGaN及其相关结构来提供AlGaN/GaNHEMT制备所需的材料。GaN能隙高达3.39电子伏特，連带崩溃电压亦达到3.3MV/cm，就这二点來看能提高其防止电子脉冲袭击的可能性，亦能使其在高温环境中正常工作。于碳化硅或蓝宝石衬底上成长氮化镓的工艺已非常成熟，所成长的氮化镓具有较佳的结晶品质，表面缺陷密度较低。然而碳化硅或蓝宝石衬底成本较高且加工困难，导致基于碳化硅或蓝宝石衬底的半导体器件难以大量生产或降低制造成本。基于前述缺点，硅基氮化镓(GaN-on-Si)为近年工艺发展的发展趋势，硅衬底不仅具备成本优势，硅基氮化镓亦可与现代硅半导体制程相容。惟，由于氮化镓与硅在热膨胀系数上之差异高达34％，从而在晶膜成长时或室温下导致外延膜破裂或硅衬底弯曲变形。由于外延膜的结晶品质不佳，导致外延膜的表面缺陷密度高，因此纵使该等表面缺陷经钝化处理后，硅基氮化镓HEMT在栅极工作电压为5至6V时，会产生10-12A/mm到10-8A/mm左右的漏电流，然已发现，当硅基氮化镓HEMT用于例如比较器或振荡器等电路上时，10-12至10-8A/mm左右的栅极漏电流仍会造成在6-8V的操作电压下的提前击穿，以及10Watt左右的系统功耗，从而降低系统效率达约5％，如此系统效率的降低不符合业界标准，在开关应用上会导致例如操作异常及效率不佳等严重问题。因此所属
中存在迫切降低栅极漏电流之需求。另外，已知漏电流大小主要与衬底上所成长的外延膜的质量相关，在同一衬底上不同晶粒(die)或是在同一集成电路的不同开关组件部分通常具有大致相同的栅极漏电流。此外，由于栅极漏电流又可再细分为栅极至源极的漏电流(Jgs)与栅极至漏极的漏电流(Jgd)，在习知具有对称栅极结构的器件中，Jgs与Jgd的大小近似。已发现当HEMT应用于OBC车载充电器(OnBoardCharger,OBC)中的降压电路(buckcircuit)上管时，通常希望最小化Jgd以改善充电过程中Cgd的功耗；另一方面，当HEMT应用于适配器中的LLC谐振变换器时，通常希望最小化Jgs以优化对Cgs的充电时间，进而改善电路的延迟。基于此，本领域中存在①于同一晶圆上调变不同晶粒漏电流大小的需求；②于同一集成电路中调变不同开关部分漏电流大小的需求；或③在HEMT器件中独立调变Jgs与Jgd的大小之需求。在各种实施态样中，本专利技术提供了经精密设计的HEMT的栅极结构，该等栅极结构有效的改善HEMT器件的栅极漏电流特性，从而达成前述改善栅极漏电流之需求，可独立地调变各晶粒或开关部分漏电流大小之要求，或可独立地调变Jgs与Jgd的大小之要求。本专利技术的一些实施例提供一种半导体器件，包含：衬底；第一氮化物半导体层，位于衬底上方；第二氮化物半导体层，位于第一氮化物半导体层上方且具有大于第一氮化物半导体者的能隙(energybandgap)；源极接触及漏极接触，位于第二氮化物半导体层上方；及经掺杂第三氮化物半导体层，位于第本文档来自技高网...

【技术保护点】
1.一种半导体装置，包含：/n衬底(2)；/n第一氮化物半导体层(4)，位于所述衬底上方；/n第二氮化物半导体层(5)，位于所述第一氮化物半导体层上方且具有大于所述第一氮化物半导体者的能隙(energy band gap)；/n源极接触及漏极接触，位于所述第二氮化物半导体层上方；及/n经掺杂第三氮化物半导体层(8)，位于所述第二氮化物半导体层上方及所述漏极接触和所述源极接触之间，所述经掺杂第三氮化物半导体层具有邻近所述源极接触的第一侧壁(81a)﹑邻近所述漏极接触的第二侧壁(82)，及在大体上平行于所述第一氮化物半导体层及所述第二氮化物半导体层介面的方向上，位于所述第一侧壁及所述第二侧壁之间的第三侧壁(81b)；/n及/n栅电极，位于所述经掺杂第三氮化物半导体层上方。/n

【技术特征摘要】
1.一种半导体装置，包含：
衬底(2)；
第一氮化物半导体层(4)，位于所述衬底上方；
第二氮化物半导体层(5)，位于所述第一氮化物半导体层上方且具有大于所述第一氮化物半导体者的能隙(energybandgap)；
源极接触及漏极接触，位于所述第二氮化物半导体层上方；及
经掺杂第三氮化物半导体层(8)，位于所述第二氮化物半导体层上方及所述漏极接触和所述源极接触之间，所述经掺杂第三氮化物半导体层具有邻近所述源极接触的第一侧壁(81a)﹑邻近所述漏极接触的第二侧壁(82)，及在大体上平行于所述第一氮化物半导体层及所述第二氮化物半导体层介面的方向上，位于所述第一侧壁及所述第二侧壁之间的第三侧壁(81b)；
及
栅电极，位于所述经掺杂第三氮化物半导体层上方。


2.根据权利要求1所述的半导体装置，其中在所述方向上，所述第三侧壁位于所述第一侧壁与所述栅电极之间。


3.根据权利要求2所述的半导体装置，其中在垂直于所述方向上，所述第三侧壁与所述第一侧壁的高度比为0.5至2。


4.根据权利要求2所述的半导体装置，其中在所述方向上，所述栅电极到所述第一侧壁的最短距离与所述栅电极到所述第二侧壁的最短距离比大于1。


5.根据权利要求1所述的半导体装置，其中在所述方向上，所述第三侧壁位于所述栅电极与所述第二侧壁之间。


6.根据权利要求5所述的半导体装置，其中在垂直于所述方向上，所述第三侧壁与所述第二侧壁的高度比为0.5至2。


7.根据权利要求5所述的半导体装置，其中在所述方向上，所述栅电极到所述第二侧壁的最短距离与所述栅电极到所述第一侧壁的最短距离比大于1。


8.根据权利要求1所述的半导体装置，其中所述第一侧壁、第二侧壁或第三侧壁的任一切面与所述方向的夹角为30至150°。


9.根据权利要求1所述的半导体装置，其中所述经掺杂第三氮化物半导体层另具有不同于第三侧壁的第四侧壁，所述第四侧壁在所述方向上，位于所述第一侧壁与所述第二侧壁之间。


10.根据权利要求1所述的半导体装置，还包括钝化层，位于至少部分地所述第二氮化物半导体层上方及至少部分地所述经掺杂第三氮化物半导体层上方，其中所述钝化层与所述第三侧壁直接接触。


11.一种半导体装置，包含：
衬底；
第一氮化物半导体层，位于所述衬底上方；
第二氮化物半导体层，位于所述第一氮化物半导体层上方且具有大于所述第一氮化物半导体者的能隙(energybandgap)；及
源极接触及漏极接触，位于所述第二氮化物半导体层上方；及
经掺杂第三氮化物半导体层，位...

【专利技术属性】
技术研发人员：廖航，赵起越，李长安，王超，周春华，黄敬源，
申请(专利权)人：英诺赛科珠海科技有限公司，
类型：发明
国别省市：广东;44