存储装置制造方法及图纸

本发明专利技术的实施方式提供一种能够抑制半选择漏电流的存储装置。实施方式的存储装置具备：第1导电层；第2导电层；阻变元件，设置在第1导电层与第2导电层之间；及中间层，设置在阻变元件与第1导电层之间、及阻变元件与第2导电层之间中任一处，且包含硅(Si)及锗(Ge)中至少任一元素、碲(Te)及铝(Al)。

【技术实现步骤摘要】
存储装置[相关申请案]本申请案享有以日本专利申请案2019-42353号(申请日：2019年3月8日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
本专利技术的实施方式涉及一种存储装置。
技术介绍
作为大容量非易失性存储装置，有交叉点型双端子存储装置。交叉点型双端子存储装置容易实现存储单元的微细化、高集成化。作为双端子存储装置，例如有磁阻式存储器(MagnetoresistiveRandomAccessMemory：MRAM)、阻变式存储器(ResistiveRandomAccessMemory：ReRAM)、相变式存储器(PhaseChangeMemory：PCM)、铁电存储器(FerroelectricRandomAccessMemory：FeRAM)等。双端子存储装置的存储单元具有会因电压或电流的施加而电阻变化的阻变元件。例如，将阻变元件的高电阻状态定义为数据“0”，将其低电阻状态定义为数据“1”。存储单元可维持不同的电阻状态，由此可存储1比特数据“0”与“1”。在交叉点型本文档来自技高网...

【技术保护点】
1.一种存储装置，具备：/n第1导电层；/n第2导电层；/n阻变元件，设置在所述第1导电层与所述第2导电层之间；及/n中间层，设置在所述阻变元件与所述第1导电层之间、及所述阻变元件与所述第2导电层之间中任一处，且包含硅(Si)及锗(Ge)中至少任一元素、碲(Te)及铝(Al)。/n

【技术特征摘要】
20190308 JP 2019-0423531.一种存储装置，具备：
第1导电层；
第2导电层；
阻变元件，设置在所述第1导电层与所述第2导电层之间；及
中间层，设置在所述阻变元件与所述第1导电层之间、及所述阻变元件与所述第2导电层之间中任一处，且包含硅(Si)及锗(Ge)中至少任一元素、碲(Te)及铝(Al)。


2.根据权利要求1所述的存储装置，其中所述中间层包含氮(N)。


3.根据权利要求2所述的存储装置，其中所述中间层的氮(N)的原子浓度为30原子％以上。


4.根据权利要求1至3中任一项所述的存储装置，其中所述中间层包含氧(O)。


5.根据权利要求1至3中任一项所述的存储装置，其中所述中间层的硅(Si)及锗(Ge)中至少任一元素的原子浓度高于铝(Al)的原子浓度。


6.根据权利要求1至3中任一项所述的存储装置，其中所述中间层的硅(Si)及锗(Ge)中至少任一元素、碲(Te)及铝(Al)的原子浓度的合计为50原子％以上。


7.根据权利要求1至3中任一项所述的存储装置，其中所述阻变元件具有磁隧道结。


8.根据权利要求1至3中任一项所述的存储装置，其中所述元素为硅(Si)。


9.一...

【专利技术属性】
技术研发人员：宇佐美贵德，石崎健士，北尾良平，小松克伊，岩崎刚之，坂田敦子，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP