一种改善EMI的深沟槽MOS器件及其制造方法技术

本发明专利技术公开了一种改善EMI的深沟槽MOS器件及其制造方法。该器件包括衬底、若干层中间外延层和表面外延层，中间外延层和表面外延层内形成有沟槽，沟槽的底部设置在最底层的中间外延层内，沟槽内填充有第二导电类型的杂质，沟槽的两侧的每层中间外延层上侧形成若干个第一导电类型的pillar，第一导电类型的pillar的端部深入至沟槽的内部。本发明专利技术通过在沟槽的两侧设置若干个第一导电类型的pillar，从而改变沟槽内的第二导电类型的pillar的形状，使得开关过程中，Coss的充放电会变缓，减小了开关震荡，降低了开关噪声，EMI性能得到提升；且由于未增加整体的EPI厚度及光罩层，成本也不会增加。

【技术实现步骤摘要】
一种改善EMI的深沟槽MOS器件及其制造方法
本专利技术涉及半导体
，具体涉及一种改善EMI的深沟槽MOS器件及其制造方法。
技术介绍
普通DeepTrench超结MOS功率管的剖面图由于其工艺方法的特征，导致P-pillar形貌在是垂直平滑的；在对EMI有高要求的电源适配器类型应用中，P-pillar平滑的形貌会导致MOS开关过程中，Coss充放电快，震荡大，噪声多，EMI性能不佳。因此，有必要进行改进。
技术实现思路
本专利技术的目的是针对现有技术存在的不足，提供一种改善EMI的深沟槽MOS器件及其制造方法。为实现上述目的，在第一方面，本专利技术提供了一种改善EMI的深沟槽MOS器件的制造方法，包括以下步骤：步骤1，提供第一导电类型的衬底，在所述衬底上制作若干层中间外延层，每层中间外延层的上侧注入形成有第一导电类型的重掺杂层，在最上层中间外延层上侧制作表面外延层；步骤2，在所述表面外延层上长掩蔽层，在有源区内的掩蔽层上制作JEFT注入开口，并通过所述JEFT注入开口对表面外延层进行JEFT注入操作，以在表面外延层上形成JEFT注入区；步骤3，在所述掩蔽层上制作沟槽开口，并通过所述沟槽开口在表面外延层和中间外延层上制作沟槽，沟槽的底部设置在最底层的中间外延层内，向所述沟槽内填充第二导电类型的杂质；步骤4，执行退火操作，以将所述重掺杂层退火形成端部深入至沟槽内部的第一导电类型的pillar；步骤5，在表面外延层、JEFT注入区和沟槽的上侧长氧化层，并将有源区内的氧化层去除，仅保留终端区的氧化层；步骤6，在所述氧化层和有源区内的表面外延层的上侧长栅氧化层，在有源区内的栅氧化层的上侧沉积多晶，并进行多晶掺杂，并刻蚀掉沟槽上侧以及有源区与终端区之间的多晶及栅氧化层；步骤7，在有源区内多晶两侧的表面外延层及多晶执行杂质注入和推阱操作，以形成第一导电类型的重掺杂区，同时对多晶重掺杂；步骤8，在所述表面外延层、沟槽、第一导电类型的重掺杂区和多晶的上侧沉积介质层，在所述介质层上刻蚀形成连接孔；步骤9，在所述介质层的上侧及连接孔内溅射形成金属层，并将所述金属层刻蚀形成栅区和源区。进一步的，所述第一导电类型的重掺杂层的注入元素为磷，注入的能量60-80KeV，注入的剂量1E12-3E12。进一步的，所述中间外延层包括6至8层。进一步的，在步骤4中的退火操作前，还在沟槽四周的表面外延层内注入形成有第二导电类型的结区，所述沟槽的上端外侧与第二导电类型的结区连接。进一步的，每层中间外延层的电阻率为1-3Ω.cm，且其厚度为5-7um。在第二方面，本专利技术还提供了一种改善EMI的深沟槽MOS器件，包括第一导电类型的衬底，所述衬底上侧依次设有若干层中间外延层和表面外延层，所述中间外延层和表面外延层内形成有沟槽，所述沟槽的底部设置在最底层的中间外延层内，所述沟槽内填充有第二导电类型的杂质，所述沟槽的两侧的每层中间外延层上侧形成若干个第一导电类型的pillar，所述第一导电类型的pillar的端部深入至沟槽的内部，所述沟槽的两侧的表面外延层上设有JEFT注入区，在终端区的表面外延层的上侧长有氧化层，在所述氧化层和有源区内的表面外延层的上侧长有栅氧化层，在有源区内的栅氧化层的上侧沉积有多晶，并刻蚀掉终端区、沟槽上侧以及有源区与终端区之间的栅氧化层和多晶，在所述多晶两侧的表面外延层内形成有第一导电类型的重掺杂区，同时对所述多晶进行重掺杂，在所述表面外延层、沟槽、第一导电类型的重掺杂区和多晶的上侧沉积有介质层，在所述介质层上刻蚀形成有连接孔，在所述介质层的上侧及连接孔内溅射形成有金属层，所述金属层刻蚀形成有栅区和源区。进一步的，所述中间外延层包括6至8层。进一步的，在退火操作前，还在沟槽四周的表面外延层内注入形成有第二导电类型的结区，所述沟槽的上端外侧与第二导电类型的结区连接。进一步的，每层中间外延层的电阻率为1-3Ω.cm，且其厚度为5-7um。进一步的，所述金属层和介质层的上侧沉积有钝化层，所述钝化层上刻蚀形成有栅极和源极的开口区；所述衬底的下侧依次蒸发有Ti、Ni和Ag层。有益效果：本专利技术通过在沟槽的两侧设置若干个第一导电类型的pillar，第一导电类型的pillar的端部深入至沟槽内的第二导电类型的pillar内，从而改变沟槽内的第二导电类型的pillar的形状，使得开关过程中，Coss的充放电会变缓，减小了开关震荡，降低了开关噪声，EMI性能得到提升；且由于未增加整体的EPI厚度及光罩层，成本也不会增加。附图说明图1是本专利技术实施例的衬底、中间外延层和表面外延层的结构示意图；图2是在表面外延层上执行JEFT操作后的结构示意图；图3是刻蚀沟槽并回填后的结构示意图；图4是执行退火操作后的结构示意图；图5是在终端区设置氧化层后的结构示意图；图6是长栅氧化层并沉积多晶后的结构示意图；图7是沉淀介质层并刻饰形成连接后的结构示意图；图8是溅射金属后的结构示意图。具体实施方式下面结合附图和具体实施例，进一步阐明本专利技术，本实施例在以本专利技术技术方案为前提下进行实施，应理解这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围。如图1至8所示，本专利技术实施例提供了一种改善EMI的深沟槽MOS器件的制造方法，包括以下步骤：步骤1，提供第一导电类型的衬底1，在衬底1上制作若干层中间外延层2，每层中间外延层2的上侧注入形成有第一导电类型的重掺杂层3，在最上层中间外延层2上侧制作表面外延层4。其中，衬底1为第一导电类型重掺杂，衬底1的电阻率通常为0.001-0.005Ω.cm。选择不同的外延电阻率和厚度，可得到不同的器件耐压。中间外延层2和表面外延层4均为第一导电类型轻掺杂。在制作中间外延层2时，先在衬底1的上侧生长一层厚度为5-7um外延，进行一次第一导电类型的杂质普注，第一导电类型的重掺杂层3的注入元素优选为磷，注入的能量60-80KeV，注入的剂量1E12-3E12。然后重复生长外延和杂质普注操作，一般重复5至7次，即可制作出6至8层第一导电类型的重掺杂层3。表面外延层4的电阻率为1-3Ω.cm，厚度优选为5um。中间外延层2与表面外延层4的总厚度优选为45-60um，器件耐压可以达到500V-800V。步骤2，在表面外延层4上长掩蔽层5，在有源区内的掩蔽层5上制作JEFT注入开口6，并通过JEFT注入开口6对表面外延层4进行JEFT注入操作，以在表面外延层4上形成JEFT注入区7。具体的，JEFT注入开口6是通过在掩蔽层5上依次涂胶、曝光和刻蚀形成。为了不影响后续工艺，在完成JEFT注入操作后，需要将此步骤涂的胶去除。JEFT注入的能量：60Kev-80Kev,注入剂量：1E12-3E12,注入元素：磷元素。步骤3，在掩蔽层5上制作沟槽开口8，并通过沟槽开口8在表面外延层4和中间外延层2上制作沟槽9，本文档来自技高网...

【技术保护点】
1.一种改善EMI的深沟槽MOS器件的制造方法，其特征在于，包括以下步骤：/n步骤1，提供第一导电类型的衬底，在所述衬底上制作若干层中间外延层，每层中间外延层的上侧注入形成有第一导电类型的重掺杂层，在最上层中间外延层上侧制作表面外延层；/n步骤2，在所述表面外延层上长掩蔽层，在有源区内的掩蔽层上制作JEFT注入开口，并通过所述JEFT注入开口对表面外延层进行JEFT注入操作，以在表面外延层上形成JEFT注入区；/n步骤3，在所述掩蔽层上制作沟槽开口，并通过所述沟槽开口在表面外延层和中间外延层上制作沟槽，沟槽的底部设置在最底层的中间外延层内，向所述沟槽内填充第二导电类型的杂质；/n步骤4，执行退火操作，以将所述重掺杂层退火形成端部深入至沟槽内部的第一导电类型的pillar；/n步骤5，在表面外延层、JEFT注入区和沟槽的上侧长氧化层，并将有源区内的氧化层去除，仅保留终端区的氧化层；/n步骤6，在所述氧化层和有源区内的表面外延层的上侧长栅氧化层，在栅氧化层的上侧沉积多晶，并进行多晶掺杂，并刻蚀掉终端区、沟槽上侧以及有源区与终端区之间的多晶及栅氧化层；/n步骤7，在有源区内多晶两侧的表面外延层及多晶执行杂质注入和推阱操作，以形成第一导电类型的重掺杂区，同时对多晶重掺杂；/n步骤8，在所述表面外延层、沟槽、第一导电类型的重掺杂区和多晶的上侧沉积介质层，在所述介质层上刻蚀形成连接孔；/n步骤9，在所述介质层的上侧及连接孔内溅射形成金属层，并将所述金属层刻蚀形成栅区和源区。/n...

【技术特征摘要】
1.一种改善EMI的深沟槽MOS器件的制造方法，其特征在于，包括以下步骤：
步骤1，提供第一导电类型的衬底，在所述衬底上制作若干层中间外延层，每层中间外延层的上侧注入形成有第一导电类型的重掺杂层，在最上层中间外延层上侧制作表面外延层；
步骤2，在所述表面外延层上长掩蔽层，在有源区内的掩蔽层上制作JEFT注入开口，并通过所述JEFT注入开口对表面外延层进行JEFT注入操作，以在表面外延层上形成JEFT注入区；
步骤3，在所述掩蔽层上制作沟槽开口，并通过所述沟槽开口在表面外延层和中间外延层上制作沟槽，沟槽的底部设置在最底层的中间外延层内，向所述沟槽内填充第二导电类型的杂质；
步骤4，执行退火操作，以将所述重掺杂层退火形成端部深入至沟槽内部的第一导电类型的pillar；
步骤5，在表面外延层、JEFT注入区和沟槽的上侧长氧化层，并将有源区内的氧化层去除，仅保留终端区的氧化层；
步骤6，在所述氧化层和有源区内的表面外延层的上侧长栅氧化层，在栅氧化层的上侧沉积多晶，并进行多晶掺杂，并刻蚀掉终端区、沟槽上侧以及有源区与终端区之间的多晶及栅氧化层；
步骤7，在有源区内多晶两侧的表面外延层及多晶执行杂质注入和推阱操作，以形成第一导电类型的重掺杂区，同时对多晶重掺杂；
步骤8，在所述表面外延层、沟槽、第一导电类型的重掺杂区和多晶的上侧沉积介质层，在所述介质层上刻蚀形成连接孔；
步骤9，在所述介质层的上侧及连接孔内溅射形成金属层，并将所述金属层刻蚀形成栅区和源区。


2.根据权利要求1所述的改善EMI的深沟槽MOS器件的制造方法，其特征在于，所述第一导电类型的重掺杂层的注入元素为磷，注入的能量60-80KeV，注入的剂量1E12-3E12。


3.根据权利要求1所述的改善EMI的深沟槽MOS器件的制造方法，其特征在于，所述中间外延层包括6至8层。


4.根据权利要求1所述的改善EMI的深沟槽MOS器件的制造方法，其特征在于，在步骤4中的退火操作前，还在沟槽四周的表面外延层内注入形成有第二...

【专利技术属性】
技术研发人员：薛璐，何军，胡兴正，刘海波，
申请(专利权)人：南京华瑞微集成电路有限公司，
类型：发明
国别省市：江苏;32