用于大面阵拼接CMOS图像传感器的复用像素控制电路制造技术

本发明专利技术提供了一种用于大面阵拼接CMOS图像传感器的复用像素控制电路，包括加法电路和比较电路，在地址译码过程中一共有两条地址数据通路，其一是由外部输入的高N位外部实际地址数据通路，其二是由加法电路对人为初始地址不断累加形成的高N位内部参考地址数据通路。加法电路产生的高N位内部参考地址仅对复用像素控制子电路进行地址标记。通过比较电路比较高N位外部实际地址与加法电路本身累加的高N位内部参考地址进行使能操作，从而等效地实现了译码电路的功能，增大复用的灵活性。

【技术实现步骤摘要】
用于大面阵拼接CMOS图像传感器的复用像素控制电路
本专利技术属于CMOS集成电路制造
，具体涉及一种用于大面阵拼接CMOS图像传感器的复用像素控制电路。
技术介绍
图像传感器的作用主要进行数字图像采集，将采集的光信号转变为电信号。CMOS图像传感器具有低功耗、低成本和兼容性高等优点，被广泛应用于航空航天、生物技术及消费电子领域中。随着消费者对图像大尺寸的追求，大面阵拼接CMOS图像传感器应用日益广泛。而基于拼接制造工艺的CMOS图像传感器，为了实现多次重复使用复用单元从而达到像素扩展的目的，每级复用单元必须保证完全相同。每级复用单元如果使用传统的译码电路，则拼接后的整体电路将会产生译码紊乱的错误结果。
技术实现思路
本专利技术的目的在于提供一种用于大面阵拼接CMOS图像传感器的复用像素控制电路，给大面阵拼接CMOS图像传感器提供唯一的行像素的控制信号，增大复用的灵活性。本专利技术提供一种用于大面阵拼接CMOS图像传感器的复用像素控制电路，包括：R级复用像素控制子电路，每级所述复用像素控制子电路都包括译码器；加法电路，其被配置为按R级所述复用像素控制子电路被选用的先后顺序，依次进行累加，所述累加获得的计数值作为区分R级所述复用像素控制子电路的高N位内部参考地址；高N位外部实际地址；以及比较电路，其被配置为将所述高N位内部参考地址与所述高N位外部实际地址比较；若相同，则触发使能，选通所述高N位内部参考地址对应的所述复用像素控制子电路的译码器，并开始译码产生行像素的控制信号；其中，N和R均为自然数，且1≤R≤2N。进一步的，上一级所述复用像素控制子电路的所述高N位内部参考地址经过所述加法电路后加1，作为下一级所述复用像素控制子电路的所述高N位内部参考地址。进一步的，所述加法电路的初始地址由所述复用像素控制子电路的外部输入，所述加法电路的所述初始地址为N位0。进一步的，所述高N位外部实际地址从所述复用像素控制子电路的外部输入N位二进制编码，所述高N位外部实际地址以二进制形式依次输入十进制数0至R-1。进一步的，所述译码器为M位，所述复用像素控制电路产生最多2N+M行像素的控制信号。进一步的，每级所述复用像素控制子电路产生L行像素的控制信号，所述复用像素控制电路产生最多2N×L行像素的控制信号。进一步的，所述R级复用像素控制子电路各自包括的译码器均相同。进一步的，所述高N位内部参考地址与所述高N位外部实际地址比较，若不同，则所述高N位内部参考地址对应的所述复用像素控制子电路不响应任何地址信号。进一步的，根据所述行像素的控制信号对相应行的像素进行曝光或读出控制。与现有技术相比，本专利技术具有如下有益效果：本专利技术提供的用于大面阵拼接CMOS图像传感器的复用像素控制电路包括加法电路和比较电路，在地址译码过程中一共有两条地址数据通路，其一是由外部输入的高N位外部实际地址数据通路，其二是由加法电路对人为初始地址不断累加形成的高N位内部参考地址数据通路。加法电路产生的高N位内部参考地址仅对复用像素控制子电路进行地址标记。通过比较电路比较高N位外部实际地址与加法电路本身累加的高N位内部参考地址进行使能操作，从而等效地实现了译码电路的功能。传统的通过使能位扩展译码位数的方法在本专利技术中通过比较电路比较高N位外部实际地址与加法电路本身累加的高N位内部参考地址对使能操作进行替换，增大复用的灵活性。附图说明图1为大面阵拼接CMOS图像传感器采用传统复用单元拼接使用示意图。图2为本专利技术实施例的用于大面阵拼接CMOS图像传感器的复用像素控制电路示意图。图3为本专利技术实施例的用于大面阵拼接CMOS图像传感器的复用像素控制电路中复用像素控制子电路示意图。具体实施方式如
技术介绍
所述，大面阵拼接CMOS图像传感器使用传统的译码电路，则拼接后的整体电路将会产生译码紊乱的错误结果。具体分析如下：传统的复用单元使用标准逻辑门实现译码功能。传统的译码电路与译码地址之间存在着一一对应的关系，一套译码电路只能对应实现一套地址的译码转换。拼接工艺需要复用单元的重复使用从而实现灵活地扩展，由于复用单元包括译码模块，所以复用单元中的译码模块也必须支持重复使用从而达到支持译码位数扩展的目的。如图1所示，如果单级可重复的复用单元中的译码模块按照传统的译码器结构设计，由于所有的可重复的复用单元中的译码模块的译码输入均相同，则在同一时间，所有的译码器模块都会有一位译码位的输出，这就和在同一时间整体电路系统只能有一位译码位输出的大前提相矛盾。因此，传统的译码器结构是无法实现在可复用条件下的译码功能。基于上述研究，本专利技术实施例提供了一种用于大面阵拼接CMOS图像传感器的复用像素控制电路。以下结合附图和具体实施例对本专利技术进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术实施例提供了一种用于大面阵拼接CMOS图像传感器的复用像素控制电路，包括：R级复用像素控制子电路，每级所述复用像素控制子电路都包括译码器；加法电路，其被配置为按R级所述复用像素控制子电路被选用的先后顺序，依次进行累加，所述累加获得的计数值作为区分R级所述复用像素控制子电路的高N位内部参考地址；高N位外部实际地址；以及比较电路，其被配置为将所述高N位内部参考地址与所述高N位外部实际地址比较；若相同，则触发使能，选通所述高N位内部参考地址对应的所述复用像素控制子电路的译码器，并开始译码产生行像素的控制信号；其中，N和R均为自然数，且1≤R≤2N。如图2和图3所示，具体的，R级(个)复用像素控制子电路，每级所述复用像素控制子电路都包括译码器。所述R级复用像素控制子电路各自包括的译码器均相同。所述译码器为M位，每个所述复用像素控制子电路内部的译码器产生L行像素的控制信号，L＝2M。所述复用像素控制电路产生R×L行像素的控制信号。R级(个)复用像素控制子电路内部结构均相同，没有区别，因此可以随意选取其中的任意一级进行拼接，增大复用的灵活性。加法电路，其被配置为按R级所述复用像素控制子电路被选用的先后顺序，依次进行累加，所述累加获得的计数值作为区分R级所述复用像素控制子电路的高N位内部参考地址。所述加法电路包括加法器，所述加法电路的初始地址由所述复用像素控制子电路的外部输入，所述加法电路的所述初始地址为N位0。上一级所述复用像素控制子电路的所述高N位内部参考地址经过所述加法电路后加1，作为下一级所述复用像素控制子电路的所述高N位内部参考地址。所述高N位外部实际地址从所述复用像素控制子电路的外部输入N位二进制编码，所述高N位外部实际地址以二进制形式依次输入十进制数0至R-1。N与R的关系满足：1≤R≤2N。在一个实施例中，用于超大面阵拼接CMOS图像传感器的复用像素控制电路，产生512×5本文档来自技高网...

【技术保护点】
1.一种用于大面阵拼接CMOS图像传感器的复用像素控制电路，其特征在于，包括：/nR级复用像素控制子电路，每级所述复用像素控制子电路都包括译码器；/n加法电路，其被配置为按R级所述复用像素控制子电路被选用的先后顺序，依次进行累加，所述累加获得的计数值作为区分R级所述复用像素控制子电路的高N位内部参考地址；/n高N位外部实际地址；以及/n比较电路，其被配置为将所述高N位内部参考地址与所述高N位外部实际地址比较；若相同，则触发使能，选通所述高N位内部参考地址对应的所述复用像素控制子电路的译码器，并开始译码产生行像素的控制信号；/n其中，N和R均为自然数，且1≤R≤2

【技术特征摘要】
1.一种用于大面阵拼接CMOS图像传感器的复用像素控制电路，其特征在于，包括：
R级复用像素控制子电路，每级所述复用像素控制子电路都包括译码器；
加法电路，其被配置为按R级所述复用像素控制子电路被选用的先后顺序，依次进行累加，所述累加获得的计数值作为区分R级所述复用像素控制子电路的高N位内部参考地址；
高N位外部实际地址；以及
比较电路，其被配置为将所述高N位内部参考地址与所述高N位外部实际地址比较；若相同，则触发使能，选通所述高N位内部参考地址对应的所述复用像素控制子电路的译码器，并开始译码产生行像素的控制信号；
其中，N和R均为自然数，且1≤R≤2N。


2.如权利要求1所述的用于大面阵拼接CMOS图像传感器的复用像素控制电路，其特征在于，上一级所述复用像素控制子电路的所述高N位内部参考地址经过所述加法电路后加1，作为下一级所述复用像素控制子电路的所述高N位内部参考地址。


3.如权利要求1所述的用于大面阵拼接CMOS图像传感器的复用像素控制电路，其特征在于，所述加法电路的初始地址由所述复用像素控制子电路的外部输入，所述加法电路的所述初始地址为N位0。


4.如权利要求2所述的用于大面阵拼接CMOS图像传感器的复用像素控制电路，其特...

【专利技术属性】
技术研发人员：金毓奇，曾夕，温建新，皮常明，连夏梦，
申请(专利权)人：上海集成电路研发中心有限公司，成都微光集电科技有限公司，
类型：发明
国别省市：上海;31