一种CMOS图像传感器中的行扫描电路制造技术

本发明专利技术公开了一种CMOS图像传感器中的行扫描电路，包括移位寄存器链和本地时钟控制模块构成的第一模块、非交叠处理电路阵列构成的第二模块、数据线驱动电路构成的第三模块。其中，本发明专利技术将移位寄存器触发时钟分块本地处理，以降低功耗和误翻转带来的错误输出数据可能；采用多路复用非交叠处理电路，减小了芯片面积和功耗开销；将长的数据总线分段并在每段末端插入锁存缓冲单元，从而实现在小的buffer尺寸下高速正确读取数据。

【技术实现步骤摘要】
一种CMOS图像传感器中的行扫描电路
本专利技术涉及图像传感器领域，具体是一种CMOS图像传感器中的行扫描电路。
技术介绍
CMOS图像传感器以其低成本、低功耗、高集成度的优点广泛应用于消费电子、高清监控、机器视觉、空间成像和医疗成像等诸多领域。随着像素阵列规模的不断增大，帧率的逐步提高，对数据读出速率要求也越来越高。如图1所示，一般CMOS图像传感器里，像素阵列完成曝光后，像素内累积的光电子在像素内部转换成电压信号，该信号经像素内部电路和列级电流源负载CSL(CurrentSourceLoad)电路组成的放大电路输出，再经列级可变增益放大器PGA(ProgrammableGainAmplifier)放大后，由列级ADC(Analo-to-DigitalConverter)处理后得到完整像素信号对应的数字图像数据。利用列级处理电路，一般图像传感器可同时处理1行(或数行)像素信号，对应的数字像素数据，最后通过行扫描电路读出到接口电路并送到图像传感器外。如图1所示，现有CMOS图像传感器的行扫描电路一般通过移位寄存器链产生连续选通信号tri[0]～tri[N-1]，该选通信号控制行数据锁存器中的数据逐一连接到数据总线上，送至接口电路。数据总线的宽度一般与ADC分辨率相关，例如10bit,12bit,14bit或更多。对于大阵列图像传感器，因为行数据总量大，一般需要使用多根数据总线，即每个选通信号同时选通行数据锁存器中的多个连续像素数据。随着数据读出速率的大幅提高，常见的行扫描电路已不能满足要求，主要存在以下几个问题：1、现有技术行扫描数据选通信号一般采用简单的移位寄存器实现，如图2所示，其基本单元是D触发器，时钟为全局行扫描时钟，在一行数据读出时间里，任意一个D触发器有效工作时间只有一个行扫描时钟周期，绝大多数时间处于无效翻转状态，带来较大的功耗浪费，且增大了受噪声影响导致的误翻转可能。由于像素阵列一般较大，一行数据不可能在一个时钟周期内一次读出，只能串行读出。以列数2400为例，设一次读出4个像素数据，需要读取600次(具体需要综合考虑数据线数目，图像传感器帧率，行扫描时钟频率来决定)。600次串行读出控制信号需要由移位寄存器产生，常规做法是600级D触发器串联，工作在同一时钟下，输入触发信号串行移位产生连续选通信号tri[0]～tri[N-1],该例中N＝600。图2所示传统方式，移位寄存器D触发器单元在时钟HCLK作用下始终处于工作状态；然而，对于电路的任意一个D触发器，在整个行周期里实际有效的工作时间只有一个时钟周期；由于时钟信号HCLK一直有效，在余下的绝大部分时间都处于无效动作状态，这将导致电路很大的功耗浪费。2、由于寄生负载等非理想因素引起的信号延时不同，导致移位寄存器产生的连续选通信号tri[0]～tri[N-1]发生交叠，引起数据线上数据冲突，因此需要对tri[0]～tri[N-1]做非交叠处理。现有技术对数据选通信号的交叠问题有以下几种处理方式：一是不做处理，这样会带来数据总线上的数据冲突。为了消除数据冲突的影响，常常需要放慢工作时钟频率，从而限制了数据的传输速度。数据冲突还常常带来不必要的功耗，不利于低功耗设计。二是采用全局信号与原选通信号相与生成新的选通信号，如图3所示。这种方式的缺点是：需要精确控制全局信号TRIG_EN与本地信号tri[0]～tri[N]的相位关系；而且，非交叠时间是系统时钟周期的整数倍，非交叠时间的取值受限于系统时钟周期，不能取太小。因此这种方式适合选通信号tri[0]～tri[N]有效时间较长的情形，即低速应用，不适用于高速应用场合。三是本地对选通信号每一路分别处理，如图4所示。这种方式解决了上述问题，但每条支路的D触发器都需要可控延时单元，如果要求延时单元可调整范围大且台阶小，那么会导致电路规模很大，对于小的像素宽度，版图布局困难，不适合大面阵高分辨率图像传感器。3、现有技术的数据总线驱动依赖数据锁存器输出缓冲器(buffer)的驱动能力，要求buffer的驱动能力足够驱动总线。对大面阵高帧率图像传感器，总线上的寄生负载很大，仅仅通过增大buffer尺寸来提高驱动能力已难以保证数据完整建立和正确采样。如图5所示，由于大面阵图像传感器芯片横向尺寸很大，数据线长度往往超过10mm，常规做法只能是提高数据buffer的驱动能力，但如果行扫描时钟达到几十MHz，总线上数据依然很难在一个周期内建立，导致后级接收电路数据出错；且此时需要的数据驱动器尺寸很大，造成版图布局困难。
技术实现思路
本专利技术的目的是提供一种CMOS图像传感器中的行扫描电路，以解决现有技术行扫描电路存在的功耗浪费和存在数据错误、采用可控延时单元处理选通信号交叠电路规模大、以及数据总线驱动要求高、芯片版图布局困难等问题。为了达到上述目的，本专利技术所采用的技术方案为：一种CMOS图像传感器中的行扫描电路，其特征在于：包括由移位寄存器链和本地时钟控制模块构成的第一模块、由非交叠处理电路阵列构成的第二模块，以及由数据线驱动电路构成的第三模块，其中：第一模块中，移位寄存器链由N个D触发器构成(N≥2)，各个D触发器的输出端分别连接至非交叠处理电路阵列构成的第二模块；移位寄存器链中N个D触发器均分为M个CELL单元，其中M为N的约数，每个CELL单元中分别包含N/M个D触发器；移位寄存器链中第一个CELL单元接收到触发信号HTRIG后开始工作；触发信号HTRIG依次传输至M个CELL单元，使M个CELL单元依次工作；在每个CELL单元中，各个D触发器通过自身信号输入端接收触发信号，并通过输出端向后级D触发器输出触发信号，使每个CELL单元中各个D触发器依次工作；第一模块中，本地时钟控制模块的输入端接收行扫描时钟信号HCLK，产生M个本地时钟信号；这M个本地时钟信号一一对应送至M个CELL单元；每个CELL单元中各个D触发器的时钟信号输入端分别接收所在CELL单元对应的本地时钟信号；移位寄存器链中M个CELL单元分成两部分，本地时钟控制模块首先控制第一部分所有CELL单元的本地时钟信号有效，同时控制第二部分所有CELL单元的本地时钟信号无效；第一部分的各个CELL单元接收到触发信号后同时开始工作，工作时，第一部分每个CELL单元的本地时钟信号有效并且接收到触发信号时，由每个CELL单元中的D触发器依次产生选通信号；每个CELL单元中最后一个D触发器产生选通信号后本地时钟控制模块控制对应该CELL单元的本地时钟信号无效，由此通过本地时钟控制模块使第一部分所有CELL单元在工作后对应的本地时钟信号依次无效；第一部分中所有本地时钟信号全部无效后，本地时钟控制模块控制第二部分所有CELL单元的本地时钟信号依次有效；触发信号HTRIG经第一部分后传输至第二部分，第二部分的各个CELL单元依次接收到触发信号后依次开始工作；工作时，第二部分每个CELL单元的本地时钟信号有效并且接收到触发信号时，由每个CELL单元中的D触发器依次产生选通信号本文档来自技高网...

【技术保护点】
1.一种CMOS图像传感器中的行扫描电路，其特征在于：包括由移位寄存器链和本地时钟控制模块构成的第一模块、由非交叠处理电路阵列构成的第二模块，以及由数据总线驱动电路构成的第三模块，其中：/n第一模块中，移位寄存器链由N个D触发器构成，N≥2，各个D触发器的输出端分别连接至非交叠处理电路阵列构成的第二模块；移位寄存器链中N个D触发器均分为M个CELL单元，其中M为N的约数，每个CELL单元中分别包含N/M个D触发器；移位寄存器链中第一个CELL单元接收到触发信号HTRIG后开始工作；触发信号HTRIG依次传输至M个CELL单元，使M个CELL单元依次工作；在每个CELL单元中，各个D触发器通过自身信号输入端接收触发信号，并通过输出端向后级D触发器输出触发信号，使每个CELL单元中各个D触发器依次工作；/n第一模块中，本地时钟控制模块的输入端接收行扫描时钟信号HCLK，产生M个本地时钟信号；这M个本地时钟信号一一对应送至M个CELL单元；每个CELL单元中各个D触发器的时钟信号输入端分别接收所在CELL单元对应的本地时钟信号；/n移位寄存器链中M个CELL单元分成两部分，本地时钟控制模块首先控制第一部分所有CELL单元的本地时钟信号有效，同时控制第二部分所有CELL单元的本地时钟信号无效；第一部分的各个CELL单元接收到触发信号后同时开始工作，工作时，第一部分每个CELL单元的本地时钟信号有效并且接收到触发信号时，由每个CELL单元中的D触发器依次产生选通信号；每个CELL单元中最后一个D触发器产生选通信号后本地时钟控制模块控制对应该CELL单元的本地时钟信号无效，由此通过本地时钟控制模块使第一部分所有CELL单元在工作后对应的本地时钟信号依次无效；/n第一部分中所有本地时钟信号全部无效后，本地时钟控制模块控制第二部分所有CELL单元的本地时钟信号依次有效；触发信号HTRIG经第一部分后传输至第二部分，第二部分的各个CELL单元依次接收到触发信号后依次开始工作；工作时，第二部分每个CELL单元的本地时钟信号有效并且接收到触发信号时，由每个CELL单元中的D触发器依次产生选通信号；第二部分每个CELL单元的最后一个D触发器产生选通信号后，本地时钟控制模块控制下一个CELL单元的本地时钟信号有效，由此通过本地时钟控制模块使第二部分所有CELL单元在的本地时钟信号依次有效；最后一个CELL单元中最后一个D触发器产生选通信号后，该信号控制本地时钟控制模块控制第二部分所有的CELL单元的本地时钟信号同时无效，由此通过本地时钟控制模块使第二部分所有CELL单元在依次工作后对应的本地时钟信号同时无效；/n第一部分和第二部分完成工作后，一直到下一个HTRIG到来时，时钟保持无效；/n移位寄存器链中N个D触发器依次产生的选通信号分别送入至构成第二模块的非交叠处理电路阵列，由非交叠处理电路阵列对选通信号处理后，输出非交叠处理后的N个选通信号；/n构成第三模块的数据总线驱动电路包括数据总线和N个选通电路，N个选通电路分别连接数据总线和CMOS图像传感器的行数据锁存器，所述非交叠处理电路阵列的输出端分别与各个选通电路的选通信号输入端连接，由非交叠处理电路阵列将非交叠处理后的N个选通信号一一对应送入至各个选通电路，各个选通电路接收选通信号后选通，使行数据锁存器对应位置数据连接到数据总线。/n...

【技术特征摘要】
1.一种CMOS图像传感器中的行扫描电路，其特征在于：包括由移位寄存器链和本地时钟控制模块构成的第一模块、由非交叠处理电路阵列构成的第二模块，以及由数据总线驱动电路构成的第三模块，其中：
第一模块中，移位寄存器链由N个D触发器构成，N≥2，各个D触发器的输出端分别连接至非交叠处理电路阵列构成的第二模块；移位寄存器链中N个D触发器均分为M个CELL单元，其中M为N的约数，每个CELL单元中分别包含N/M个D触发器；移位寄存器链中第一个CELL单元接收到触发信号HTRIG后开始工作；触发信号HTRIG依次传输至M个CELL单元，使M个CELL单元依次工作；在每个CELL单元中，各个D触发器通过自身信号输入端接收触发信号，并通过输出端向后级D触发器输出触发信号，使每个CELL单元中各个D触发器依次工作；
第一模块中，本地时钟控制模块的输入端接收行扫描时钟信号HCLK，产生M个本地时钟信号；这M个本地时钟信号一一对应送至M个CELL单元；每个CELL单元中各个D触发器的时钟信号输入端分别接收所在CELL单元对应的本地时钟信号；
移位寄存器链中M个CELL单元分成两部分，本地时钟控制模块首先控制第一部分所有CELL单元的本地时钟信号有效，同时控制第二部分所有CELL单元的本地时钟信号无效；第一部分的各个CELL单元接收到触发信号后同时开始工作，工作时，第一部分每个CELL单元的本地时钟信号有效并且接收到触发信号时，由每个CELL单元中的D触发器依次产生选通信号；每个CELL单元中最后一个D触发器产生选通信号后本地时钟控制模块控制对应该CELL单元的本地时钟信号无效，由此通过本地时钟控制模块使第一部分所有CELL单元在工作后对应的本地时钟信号依次无效；
第一部分中所有本地时钟信号全部无效后，本地时钟控制模块控制第二部分所有CELL单元的本地时钟信号依次有效；触发信号HTRIG经第一部分后传输至第二部分，第二部分的各个CELL单元依次接收到触发信号后依次开始工作；工作时，第二部分每个CELL单元的本地时钟信号有效并且接收到触发信号时，由每个CELL单元中的D触发器依次产生选通信号；第二部分每个CELL单元的最后一个D触发器产生选通信号后，本地时钟控制模块控制下一个CELL单元的本地时钟信号有效，由此通过本地时钟控制模块使第二部分所有CELL单元在的本地时钟信号依次有效；最后一个CELL单元中最后一个D触发器产生选通信号后，该信号控制本地时钟控制模块控制第二部分所有的CELL单元的本地时钟信号同时无效，由此通过本地时钟控制模块使第二部分所有CELL单元在依次工作后对应的本地时钟信号同时无效；
第一部分和第二部分完成工作后，一直到下一个HTRIG到来时，时钟保持无效；
移位寄存器链中N个D触发器依次产生的选通信号分别送入至构成第二模块的非交叠处理电路阵列，由非交叠处理...

【专利技术属性】
技术研发人员：杨鑫波，卢小银，郭锐，高庆，
申请(专利权)人：合肥海图微电子有限公司，
类型：发明
国别省市：安徽;34