半导体结构的形成方法技术

本发明专利技术提供了一种半导体结构的形成方法，由于在本发明专利技术提供的半导体结构的形成方法中，在初始干法刻蚀回刻蚀所述栅极结构侧壁上阻挡介质层的刻蚀量少的基础上，通过对形成在所述栅极结构侧壁上的所述阻挡介质层执行多次刻蚀工艺，实现逐步去除所述栅极结构侧壁上的目标高度的阻挡介质层，从而既能在去除栅极结构之间的沟槽中的牺牲填充层的过程中，保护所述栅极结构不被消耗，又能最终暴露出目标高度的控制栅层，进而能在栅极结构上形成所需厚度的金属硅化物(即栅极硅化物)。从而避免了对后续器件电学性能的影响。

【技术实现步骤摘要】
半导体结构的形成方法
本专利技术涉及半导体
，特别涉及一种半导体结构的形成方法。
技术介绍
随着存储器件物理尺寸的缩小，相邻两个存储单元之间的串扰越来越严重。为了解决这个问题，在存储单元之间制备空气隙(airgap)是很有效的减小串扰的方法。因此，在目前主流的NAND闪存芯片中一般也会采用空气隙的结构，以改善其相邻闪存单元之间的串扰。图1a～图1d为现有技术中NAND闪存芯片在其制备过程中的结构示意图。如图1a～图1d所示，在NAND闪存制造过程中，在图案化的硬掩膜层430的掩膜作用下，完成其存储区的闪存单元的控制栅多晶硅层最后的刻蚀，形成有浮栅210、栅间介质层220以及控制栅230堆叠而成的栅极结构315，之后在栅极结构315的侧壁生长一层氧化硅410来保护底部的浮栅210，以防止其在后续的金属硅化工艺中被硅化消耗，接着，在存储区中的相邻栅极结构315间的沟槽201中填充氮化硅牺牲层420，形成如图1a所示的结构，以保护栅极结构315。然后，通过干法刻蚀工艺对栅极结构351上的氧化物410和氮化硅牺牲层420进行回刻蚀，以去除本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，所述方法包括：/n提供一半导体衬底，在所述半导体衬底上形成有多个分立的栅极结构以及位于相邻所述栅极结构之间的沟槽，所述栅极结构包括沿远离所述半导体衬底依次堆叠设置的浮栅层、栅间介质层和控制栅层，所述栅极结构的侧壁以及所述沟槽的底部上覆盖有阻挡介质层，且所述沟槽中填充有牺牲填充层；/n采用第一次刻蚀工艺回刻蚀所述阻挡介质层和所述牺牲填充层，以暴露所述控制栅层的顶表面和部分侧壁表面；/n采用第二次刻蚀工艺回刻蚀所述牺牲填充层，以暴露出目标高度的所述栅极结构侧壁上的阻挡介质层；/n采用第三次刻蚀工艺刻蚀所述暴露出的阻挡介质层，使其沿垂直于所述栅极结构侧壁的方...

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，所述方法包括：
提供一半导体衬底，在所述半导体衬底上形成有多个分立的栅极结构以及位于相邻所述栅极结构之间的沟槽，所述栅极结构包括沿远离所述半导体衬底依次堆叠设置的浮栅层、栅间介质层和控制栅层，所述栅极结构的侧壁以及所述沟槽的底部上覆盖有阻挡介质层，且所述沟槽中填充有牺牲填充层；
采用第一次刻蚀工艺回刻蚀所述阻挡介质层和所述牺牲填充层，以暴露所述控制栅层的顶表面和部分侧壁表面；
采用第二次刻蚀工艺回刻蚀所述牺牲填充层，以暴露出目标高度的所述栅极结构侧壁上的阻挡介质层；
采用第三次刻蚀工艺刻蚀所述暴露出的阻挡介质层，使其沿垂直于所述栅极结构侧壁的方向上的厚度变薄；
采用第四次刻蚀工艺去除所述沟槽中剩余部分的牺牲填充层，以在相邻的所述栅极结构之间形成气隙；
采用第五次刻蚀工艺去除减薄后的所述目标高度的阻挡介质层；
对暴露出所述控制栅层进行金属硅化处理，以形成金属硅化物层。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述半导体衬底上形成有多个分立的栅极结构、沟槽、阻挡介质层、牺牲填充层的步骤包括：
在半导体衬底上依次形成隧穿介质层、浮栅层、栅间介质层、控制栅层以及图案化的硬掩膜层；
以所述硬掩膜层为掩膜，依次刻蚀控制栅层、栅间介质层、浮栅层和隧穿介质层，直至暴露出所述半导体衬底的表面，以形成多个分立的栅极结构，并在相邻的栅极结构之间形成沟槽；
在所述半导体衬底上形成所述阻挡介质层，所述阻挡介质层覆盖所述栅极结构的侧壁、所述沟槽的底面以及所述硬掩膜层的侧壁和顶面上；
沉积牺牲填充层于所述阻挡介质层的表面上，且所述牺牲填充层至少填满所述沟槽；
对所述牺牲填充层进行顶部平坦化，直至要求厚度。


3.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述控制栅层以及所述...

【专利技术属性】
技术研发人员：乔振杰，张志刚，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31