半导体结构的形成方法技术

本发明专利技术提供了一种半导体结构的形成方法，由于在本发明专利技术提供的半导体结构的形成方法中，在初始干法刻蚀回刻蚀所述栅极结构侧壁上阻挡介质层的刻蚀量少的基础上，通过对形成在所述栅极结构侧壁上的所述阻挡介质层执行多次刻蚀工艺，实现逐步去除所述栅极结构侧壁上的目标高度的阻挡介质层，从而既能在去除栅极结构之间的沟槽中的牺牲填充层的过程中，保护所述栅极结构不被消耗，又能最终暴露出目标高度的控制栅层，进而能在栅极结构上形成所需厚度的金属硅化物(即栅极硅化物)。从而避免了对后续器件电学性能的影响。

【技术实现步骤摘要】
半导体结构的形成方法
本专利技术涉及半导体
，特别涉及一种半导体结构的形成方法。
技术介绍
随着存储器件物理尺寸的缩小，相邻两个存储单元之间的串扰越来越严重。为了解决这个问题，在存储单元之间制备空气隙(airgap)是很有效的减小串扰的方法。因此，在目前主流的NAND闪存芯片中一般也会采用空气隙的结构，以改善其相邻闪存单元之间的串扰。图1a～图1d为现有技术中NAND闪存芯片在其制备过程中的结构示意图。如图1a～图1d所示，在NAND闪存制造过程中，在图案化的硬掩膜层430的掩膜作用下，完成其存储区的闪存单元的控制栅多晶硅层最后的刻蚀，形成有浮栅210、栅间介质层220以及控制栅230堆叠而成的栅极结构315，之后在栅极结构315的侧壁生长一层氧化硅410来保护底部的浮栅210，以防止其在后续的金属硅化工艺中被硅化消耗，接着，在存储区中的相邻栅极结构315间的沟槽201中填充氮化硅牺牲层420，形成如图1a所示的结构，以保护栅极结构315。然后，通过干法刻蚀工艺对栅极结构351上的氧化物410和氮化硅牺牲层420进行回刻蚀，以去除栅极结构351侧壁上的部分氧化物和控制栅203顶部的硬掩膜层430，以露出控制栅230的部分侧壁，形成如图1b所示的结构。之后，再用湿法刻蚀去除氮化硅牺牲层420，露出沟槽201，进而形成空气隙，如图1c所示，而未打开浮栅210区域由剩余的氧化物410保护以免被金属硅化。最后，再通过金属硅化工艺，在所述控制栅层230上形成栅极硅化物层240，即如图1d所述的结构，该栅极硅化物层240是由金属和剩余的氧化物410暴露出的控制栅层230反应形成的。但是，由于目前在工艺开发中，在通过干法刻蚀回刻蚀栅极结构侧壁的氧化物时，通常会消耗一部分控制栅，若该干法刻蚀对氧化物的回刻蚀量较大，则会导致控制栅被消耗过多，不能满足器件性能要求；若该干法刻蚀对氧化物的回刻蚀量较少，则暴露出的控制栅的侧壁不足，导致后续在控制栅的侧壁上形成的栅极硅化物厚度不足，同样影响后续器件电学性能。
技术实现思路
本专利技术的目的在于提供一种半导体结构的形成方法，以解决现有的形成方法中栅极硅化物厚度不足的问题。为解决上述技术问题，本专利技术提供一种半导体结构的形成方法，包括：提供一半导体衬底，在所述半导体衬底上形成有多个分立的栅极结构以及位于相邻所述栅极结构之间的沟槽，所述栅极结构包括沿远离所述半导体衬底依次堆叠设置的浮栅层、栅间介质层和控制栅层，所述栅极结构的侧壁以及所述沟槽的底部上覆盖有阻挡介质层，且所述沟槽中填充有牺牲填充层；采用第一次刻蚀工艺回刻蚀所述阻挡介质层和所述牺牲填充层，以暴露所述控制栅层的顶表面和部分侧壁表面；采用第二次刻蚀工艺回刻蚀所述牺牲填充层，以暴露出目标高度的所述栅极结构侧壁上的阻挡介质层；采用第三次刻蚀工艺刻蚀所述暴露出的阻挡介质层，使其沿垂直于所述栅极结构侧壁的方向上的厚度变薄；采用第四次刻蚀工艺去除所述沟槽中剩余部分的牺牲填充层，以在相邻的所述栅极结构之间形成气隙；采用第五次刻蚀工艺去除减薄后的所述目标高度的阻挡介质层；对暴露出所述控制栅层进行金属硅化处理，以形成金属硅化物层。可选的，在所述半导体衬底上形成有多个分立的栅极结构、沟槽、阻挡介质层、牺牲填充层的步骤可以包括：在半导体衬底上依次形成隧穿介质层、浮栅层、栅间介质层、控制栅层以及图案化的硬掩膜层；以所述硬掩膜层为掩膜，依次刻蚀控制栅层、栅间介质层、浮栅层和隧穿介质层，直至暴露出所述半导体衬底的表面，以形成多个分立的栅极结构，并在相邻的栅极结构之间形成沟槽；在所述半导体衬底上形成所述阻挡介质层，所述阻挡介质层覆盖所述栅极结构的侧壁、所述沟槽的底面以及所述硬掩膜层的侧壁和顶面上；沉积牺牲填充层于所述阻挡介质层的表面上，且所述牺牲填充层至少填满所述沟槽；对所述牺牲填充层进行顶部平坦化，直至要求厚度。可选的，在所述控制栅层以及所述图案化的硬掩膜层之间还形成有刻蚀停止层，所述刻蚀停止层的材质不同于所述阻挡介质层和所述牺牲填充层；对所述牺牲填充层进行顶部平坦化，直至暴露出所述刻蚀停止层的顶面，以同时去除硬掩膜层；在所述执行所述第五次刻蚀工艺之后且在对暴露出所述控制栅层进行金属硅化处理之前，去除所述刻蚀停止层。可选的，所述牺牲填充层和所述硬掩膜层的材料相同，所述第一次刻蚀工艺还同时去除所述硬掩膜层。可选的，所述牺牲填充层和所述硬掩膜层的材料均包括氮化硅或者氮氧化硅；所述阻挡介质层的材料可以包括二氧化硅，所述刻蚀停止层的材质可以包括碳氮化硅或者金属氮化物。可选的，所述减薄后的所述目标高度的阻挡介质层在沿垂直于所述栅极结构侧壁的方向上的厚度可以为至可选的，所述第一次刻蚀工艺和所述第五次刻蚀工艺可以为干法刻蚀工艺；所述第二次刻蚀工艺、第三次刻蚀工艺和第四次刻蚀工艺可以为湿法刻蚀工艺。可选的，所述第五次刻蚀工艺可以为SiCoNi刻蚀工艺。可选的，所述第二次刻蚀工艺和所述第四次刻蚀工艺采用的药液可以包括磷酸，所述第三次刻蚀工艺采用的药液可以包括氢氟酸。可选的，所述对暴露出所述控制栅层进行金属硅化处理，以形成金属硅化物层的步骤，可以包括：在所述暴露出的所述控制栅层上形成金属层；对所述暴露出的所述控制栅层及其表面上形成的所述金属层执行硅化工艺，以使所述暴露出的所述控制栅层转化为金属硅化物层。与现有技术相比，本专利技术的技术方案至少具有以下有益效果之一：在本专利技术提供的半导体结构的形成方法中，在初始干法刻蚀回刻蚀所述栅极结构侧壁上阻挡介质层的刻蚀量少的基础上，通过对形成在所述栅极结构侧壁上的所述阻挡介质层执行多次刻蚀工艺，实现逐步去除所述栅极结构侧壁上的目标高度的阻挡介质层，从而既能在去除栅极结构之间的沟槽中的牺牲填充层的过程中，保护所述栅极结构不被消耗，又能最终暴露出目标高度的控制栅层，进而能在栅极结构上形成所需厚度的金属硅化物(即栅极硅化物)。从而避免了对后续器件电学性能的影响。本专利技术的技术方案，由于能够控制栅极结构顶部上形成的栅极硅化物的厚度，因此相对现有技术来说，就提供了一种增大或者调节形成在所述控制栅层上的金属硅化物的厚度的方案，由此能够满足NAND闪存等不同性能要求的存储器件的制作需求。附图说明图1a～图1d为现有技术中NAND闪存芯片在其制备过程中的结构示意图；图2为本专利技术一实施例中的半导体结构的形成方法的流程示意图；图3a～图3g为本专利技术一实施例中的半导体结构在其制备过程中的结构示意图。具体实施方式承如
技术介绍
所述，在目前的NAND闪存的制备方法中，在通过干法刻蚀回刻蚀栅极结构侧壁的氧化硅时，通常会消耗一部分控制栅多晶硅，若该干法刻蚀对氧化硅的回刻蚀量较大，则会导致控制栅多晶硅被消耗过多，不能满足器件性能要求；若该干法刻蚀对氧化硅的回刻蚀量较少，则暴露出的控制栅多晶硅的侧壁不足，从而造成后续本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，所述方法包括：/n提供一半导体衬底，在所述半导体衬底上形成有多个分立的栅极结构以及位于相邻所述栅极结构之间的沟槽，所述栅极结构包括沿远离所述半导体衬底依次堆叠设置的浮栅层、栅间介质层和控制栅层，所述栅极结构的侧壁以及所述沟槽的底部上覆盖有阻挡介质层，且所述沟槽中填充有牺牲填充层；/n采用第一次刻蚀工艺回刻蚀所述阻挡介质层和所述牺牲填充层，以暴露所述控制栅层的顶表面和部分侧壁表面；/n采用第二次刻蚀工艺回刻蚀所述牺牲填充层，以暴露出目标高度的所述栅极结构侧壁上的阻挡介质层；/n采用第三次刻蚀工艺刻蚀所述暴露出的阻挡介质层，使其沿垂直于所述栅极结构侧壁的方向上的厚度变薄；/n采用第四次刻蚀工艺去除所述沟槽中剩余部分的牺牲填充层，以在相邻的所述栅极结构之间形成气隙；/n采用第五次刻蚀工艺去除减薄后的所述目标高度的阻挡介质层；/n对暴露出所述控制栅层进行金属硅化处理，以形成金属硅化物层。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，所述方法包括：
提供一半导体衬底，在所述半导体衬底上形成有多个分立的栅极结构以及位于相邻所述栅极结构之间的沟槽，所述栅极结构包括沿远离所述半导体衬底依次堆叠设置的浮栅层、栅间介质层和控制栅层，所述栅极结构的侧壁以及所述沟槽的底部上覆盖有阻挡介质层，且所述沟槽中填充有牺牲填充层；
采用第一次刻蚀工艺回刻蚀所述阻挡介质层和所述牺牲填充层，以暴露所述控制栅层的顶表面和部分侧壁表面；
采用第二次刻蚀工艺回刻蚀所述牺牲填充层，以暴露出目标高度的所述栅极结构侧壁上的阻挡介质层；
采用第三次刻蚀工艺刻蚀所述暴露出的阻挡介质层，使其沿垂直于所述栅极结构侧壁的方向上的厚度变薄；
采用第四次刻蚀工艺去除所述沟槽中剩余部分的牺牲填充层，以在相邻的所述栅极结构之间形成气隙；
采用第五次刻蚀工艺去除减薄后的所述目标高度的阻挡介质层；
对暴露出所述控制栅层进行金属硅化处理，以形成金属硅化物层。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述半导体衬底上形成有多个分立的栅极结构、沟槽、阻挡介质层、牺牲填充层的步骤包括：
在半导体衬底上依次形成隧穿介质层、浮栅层、栅间介质层、控制栅层以及图案化的硬掩膜层；
以所述硬掩膜层为掩膜，依次刻蚀控制栅层、栅间介质层、浮栅层和隧穿介质层，直至暴露出所述半导体衬底的表面，以形成多个分立的栅极结构，并在相邻的栅极结构之间形成沟槽；
在所述半导体衬底上形成所述阻挡介质层，所述阻挡介质层覆盖所述栅极结构的侧壁、所述沟槽的底面以及所述硬掩膜层的侧壁和顶面上；
沉积牺牲填充层于所述阻挡介质层的表面上，且所述牺牲填充层至少填满所述沟槽；
对所述牺牲填充层进行顶部平坦化，直至要求厚度。


3.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述控制栅层以及所述...

【专利技术属性】
技术研发人员：乔振杰，张志刚，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31