形成三维集成布线结构的方法及其半导体结构技术

本文公开了用于形成3D集成布线结构的方法和结构的实施例。所述方法可以包括在第一基板的正面上形成绝缘层；在所述绝缘层的正面上形成半导体层；图案化所述半导体层以暴露所述绝缘层的至少一部分表面；在所述第一基板的正面上形成复数个半导体结构，其中所述半导体结构包括复数个导电触点和第一导电层；将第二基板与所述半导体结构连接；在所述第一基板的背面上执行减薄工艺以暴露所述绝缘层和复数个导电触点的一端；以及在所暴露的所述绝缘层上形成导电布线层。

【技术实现步骤摘要】
形成三维集成布线结构的方法及其半导体结构本申请是申请日为2018年6月8日，申请号为201880005188.5，专利技术名称为“形成三维集成布线结构的方法及其半导体结构”的中国专利申请的分案申请。相关申请的交叉引用本申请要求于2017年8月31日递交的中国专利申请第201710775896.4号的优先权，所述申请的全部内容以引用方式被并入本文。
本公开的实施例涉及半导体制造
，尤其涉及用于形成三维(3D)集成布线结构(例如，存储结构)的方法。
技术介绍
通过改进工艺技术、电路设计、编程算法和制造方法，可以将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储单元的存储密度接近上限。存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制进出存储阵列的信号的外围器件。
技术实现思路
本文公开了形成3D集成布线结构的方法及其半导体结构的实施例。首先公开的是一种形成3D集成布线结构的方法，包括本文档来自技高网...

【技术保护点】
1.一种3D集成布线结构，包含：/n绝缘层；/n图案化半导体层，其设置在所述绝缘层的正面；/n复数个半导体结构，其形成在至少一部分的所述图案化半导体层和所述绝缘层上，其中，所述复数个半导体结构包括复数个导电触点和第一导电层；以及/n导电布线层，其设置在所述绝缘层的背面上。/n

【技术特征摘要】
20170831 CN 20171077589641.一种3D集成布线结构，包含：
绝缘层；
图案化半导体层，其设置在所述绝缘层的正面；
复数个半导体结构，其形成在至少一部分的所述图案化半导体层和所述绝缘层上，其中，所述复数个半导体结构包括复数个导电触点和第一导电层；以及
导电布线层，其设置在所述绝缘层的背面上。


2.根据权利要求1所述的结构，还包括在所述绝缘层的所述背面上的第一基板。


3.根据权利要求1所述的结构，还包括连接到所述复数个半导体结构的正面的第二基板。


4.根据权利要求1所述的结构，其中，所述复数个导电触点在一端连接到所述导电布线层以及在另一端连接到所述第一导电层。


5.根据权利要求1所述的结构，其中，所述绝缘层的厚度是在约0.3μm与5μm之间的。


6.根据权利要求1所述的结...

【专利技术属性】
技术研发人员：朱继锋，陈俊，胡思平，吕震宇，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42