互连结构及其形成方法技术

一种用于制造半导体器件的方法，包括在半导体结构上方形成掩模叠层。掩模叠层具有第一掩模层和第二掩模层，其中第二掩模层布置在第一掩模层和半导体结构之间。该方法还包括在掩模叠层中图案化第一图案。第一图案包括：第一开口，其具有形成在第一掩模层中的第一侧壁；第二开口，其具有形成在第二掩模层中的第二侧壁；以及第三开口，其具有形成在半导体结构中的第三侧壁。第一图案的相应开口的第一、第二和第三侧壁围绕中心轴形成，其中第二开口的第二侧壁的位置分别比第一开口和第三开口的第一侧壁和第三侧壁更远离中心轴。

【技术实现步骤摘要】
互连结构及其形成方法本申请是申请号为201980001307.4、申请日为2019年6月27日、专利技术名称为“互连结构及其形成方法”的中国专利技术专利申请的分案申请。
技术介绍
半导体器件广泛用于各种电子设备，例如智能电话、笔记本电脑、数码相机和其他设备。通常，典型的半导体器件包括具有有源器件(例如晶体管、电容器、电感器和其他部件)的衬底。这些有源器件最初彼此隔离，随后在有源器件上方形成互连结构以产生功能电路。这种互连结构可以包括横向互连，例如导线或布线；以及垂直互连，例如导电通孔或接触插塞。对更小和更快的半导体器件的需求不断增长，这些半导体器件同时能够支持更多数量的日益综合和复杂的功能。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。然而，这种按比例缩小也增加了半导体器件的处理和制造的复杂性。随着半导体器件的尺寸在先进技术节点中缩小到更小的亚微米尺寸，在互连结构中的导线(或导电沟槽)的顶部临界尺寸(CD)和导电通孔的底部CD之间制造具有足够的CD差的互连结构变成越来越大的挑战。
技术实现思路
本专利技术构思涉及一种新颖本文档来自技高网...

【技术保护点】
1.一种用于制造半导体器件的方法，所述方法包括：/n在半导体结构上方形成掩模叠层，所述掩模叠层包括第一掩模层和布置在所述第一掩模层和所述半导体结构之间的第二掩模层；/n图案化所述掩模叠层中的第一图案，所述第一图案包括具有形成在所述第一掩模层中的第一侧壁的第一开口、具有形成在所述第二掩模层中的第二侧壁的第二开口、以及具有形成在所述半导体结构中的第三侧壁的第三开口，其中相应开口的所述第一侧壁、第二侧壁和第三侧壁围绕中心轴形成，并且所述第二开口的第二侧壁的位置分别比所述第一开口的第一侧壁和所述第三开口的第三侧壁更远离所述中心轴；以及/n利用穿透工艺去除所述第一掩模层，所述穿透工艺使所述第二开口扩展以...

【技术特征摘要】
1.一种用于制造半导体器件的方法，所述方法包括：
在半导体结构上方形成掩模叠层，所述掩模叠层包括第一掩模层和布置在所述第一掩模层和所述半导体结构之间的第二掩模层；
图案化所述掩模叠层中的第一图案，所述第一图案包括具有形成在所述第一掩模层中的第一侧壁的第一开口、具有形成在所述第二掩模层中的第二侧壁的第二开口、以及具有形成在所述半导体结构中的第三侧壁的第三开口，其中相应开口的所述第一侧壁、第二侧壁和第三侧壁围绕中心轴形成，并且所述第二开口的第二侧壁的位置分别比所述第一开口的第一侧壁和所述第三开口的第三侧壁更远离所述中心轴；以及
利用穿透工艺去除所述第一掩模层，所述穿透工艺使所述第二开口扩展以形成顶部开口，并蚀刻所述第三开口的第三侧壁和底部以形成底部开口。


2.根据权利要求1所述的方法，其中，所述掩模叠层还包括形成在所述第一掩模层上方的抗蚀剂层，并且图案化所述掩模叠层以形成所述第一图案还包括：
在所述抗蚀剂层中图案化第二图案；
执行第一蚀刻工艺，所述第一蚀刻工艺将所述第二图案转移到所述第一掩模层、所述第二掩模层和所述半导体结构中，并形成延伸到所述半导体结构中的第三图案；以及
执行第一修整工艺以去除所述抗蚀剂层和所述第二掩模层的一部分，以形成所述第一图案的所述第二开口。


3.根据权利要求2所述的方法，还包括：
去除所述第一掩模层并执行第二修整工艺以使所述第二掩模层凹陷，从而形成第四图案，所述第四图案包括形成在所述第二掩模层中的第四开口和形成在所述半导体结构中的第五开口；以及
根据所述第四图案执行第二蚀刻工艺，以形成包括沟槽开口和通孔开口的互连开口。


4.根据权利要求3所述的方法，还包括：
通过蚀刻工艺去除所述第一掩模层，所述蚀刻工艺还蚀刻所述第二开口和所述第三开口的侧壁。


5.根据权利要求1所述的方法，其中所述第二开口的临界尺寸(CD)大于所述第一开口的CD和所述第三开口的CD。


6.根据权利要求1所述的方法，其中所述第三开口具有锥形轮廓。


7.根据权利要求3所述的方法，其中在执行所述第二修整工艺以使所述第二掩模层凹陷之后，所述第四开口的临界尺寸大于所述第二开口的临界尺寸。


8.根据权利要求3所述的方法，其中，所述半导体结构还包括：设置在所述中心轴上的待连接区域、形成在所述待连接区域上方的阻挡层、以及形成在所述阻挡层上方的多个电介质层。


9.根据权利要求8所述的方法，其中，执行所述第二蚀刻工艺还包括：
蚀刻所述半导体结构的未被所述第二掩模层覆盖的暴露区域，以形成具有顶部临界尺寸的所述沟槽开口；以及
蚀刻所述第五开口的侧壁和底部以形成所述通孔开口，所述通孔开口暴露所述待连接区域并且具有小于所述顶部临界尺寸的底部临界尺寸。


10.一种用于制造半导体器件的方法，所述方法包括：
在半导体结构上方形成掩模叠层，所述掩模叠层包括形成在抗蚀剂层中的第一图案、形成在所述抗蚀剂层下方的第一掩模层、以及形成在所述第一掩模层和所述半导体结构之间的第二掩模层；
执行第一蚀刻工艺，所述第一蚀刻工艺根据所述第一图案蚀刻所述半导体结构，以将所述第一图案转移到所述第一掩模层、所述第二掩模层和所述半导体结构中，以形成第二图案，所述第二图案具有延伸到所述半导体结构中的侧壁；
执行第一修整工艺，所述第一修整工艺去除所述抗蚀剂层和所述第二掩模层的一部分以形成第三图案，其中所述第三图案具有第一开口、第二开口以及第三开口，所述第一开口具有形成在所述第一掩模层中的第一侧壁，所述第二开口具有形成在所述第二掩模层中的第二侧壁，所述第三开口具有形成在所述半导体结构中的第三侧壁，其中相应开口的所述第一侧壁、第二侧壁和第三侧壁围绕中心轴...

【专利技术属性】
技术研发人员：杨罡，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42