一种提高原子层沉积介质薄膜的介电常数的方法技术

本发明专利技术提供了一种提高原子层沉积介质薄膜的介电常数的方法，包括如下步骤：A、将衬底清洗后，放入原子层沉积的反应腔；B、将第一反应前驱体通入反应腔，在衬底上形成单分子层；C、将第二反应前驱体通入反应腔，与単分子层反应形成高介电栅介质层；D、重复步骤B和C，以形成一定厚度的高介电栅介质层薄膜；E、在反应腔中通入氟基等离子体，使高介电栅介质层进行氧缺陷修复，得氟化的高介电栅介质层薄膜。本发明专利技术通过在原子层沉积的反应过程中，在反应腔体里引入氟基等离子体来实现。氟基等离子体可以用以修补高介电栅介质的氧缺陷从而有效的减少界面态及减少漏电流，提高栅介质的介电常数。

【技术实现步骤摘要】
一种提高原子层沉积介质薄膜的介电常数的方法
本专利技术涉及一种提高薄膜的介电常数的方法，尤其涉及一种提高原子层沉积介质薄膜的介电常数的方法，属于工业生产

技术介绍
原子层沉积工艺是将反应气体顺序地引入到放置了衬底的真空反应腔体中，通常是将第一反应物引入反应腔中，并吸附在衬底表面上发生自限制反应；之后通过吹扫的方式移除残留的反应物和气态反应的副产物；然后再将第二反应物引入反应腔，并与第一反应物间接产物反应以形成沉积材料，之后再通过吹扫的方式移除残留反应物及反应副产物。在每种反应气体的输送之间执行吹扫步骤，以确保发生的反应仅在衬底表面上。吹扫既可以是载气连续的吹扫，也可以是反应气体输送之间的脉冲吹扫。集成电路是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。集成电路最主要的元件为互补式金属-氧化物-半导体场效应晶体管(CMOS)，它的重要组成部分为源漏级之间的控制栅道的栅闸结构。栅闸结构通常由栅金属电极和栅绝缘介质组成。栅金属电极是沉积在栅绝缘介质之上的，电极上所加的电压大小用于控制栅绝缘电介质下的栅道的载流子电荷的流量的大小(电流)。随着集成电路技术的发展和芯片集成度的增加，其特征尺寸不断减小，要求绝缘电介质的等效厚度越来越薄,如仍采用传统的二氧化硅(SiO2)作为绝缘氧化层介质,由于其介电常数(k)较低为3.9，电子的直接隧穿效应和绝缘介质承受的电场将变得很大，由此引起介质的漏电流增大和可靠性下降等严重问题,严重阻碍了器件的进一步发展。为了解决这一难题，选用高介电常数(high-k)介质材料来替代SiO2已成为微电子技术发展的必然趋势。与传统的SiO2相比，high-k介质与硅衬底的界面特性并不是很好，常规的SiO2与Si的界面态密度大约为2×1010eV-1·cm-2，而high-k栅介质与Si的界面接触并没有SiO2与Si完美，通常会存在更多的界面态。高介电常数材料常与衬底材料间产生许多氧缺陷，从而引起界面态。界面处氧缺陷的存在进一步使得high-k介质材料内存在体缺陷。界面态的存在会使器件的阙值电压发生漂移，同时会在禁带引入缺陷能级，这些能级的存在会增加载流子的隧穿几率，导致栅漏电流增大。因此，high-k材料和衬底间需要保持较低的界面态。随着人工智能及集成电路芯片的研制的重要性的不断提高，人们对芯片加工中high-k介质材料的研究热度将有增无减，这是先进工艺发展的必然趋势。
技术实现思路
针对现有技术的缺点，本专利技术的目的在于提供一种提高原子层沉积介质薄膜的介电常数的方法。具体为一种在CMOS或DRAM晶体管中形成高介电栅介质材料薄膜的原子层沉积方法。高介电栅材料通过在原子层沉积过程中引入氟基等离子体来制备。本专利技术采用的氟基等离子体是氟基气体分子被电离形成的“等离子态”，是具有高位能动能的气体团，等离子体的总电量仍为中性，由电场或磁场的高动能将外层的电子击出，形成高位能的自由电子和氟自由基。由此氟分子、氟等离子体或氟自由基可以用以修补氧缺陷从而有效的减少界面态及减少漏电流，提高栅介质的介电常数。本专利技术的原理在于：晶格中的氧脱离导致氧缺失，形成氧缺陷，缺陷方程可以表示为O＝1/2O2+Vo。对于high-k氧化物，其氧空位是缺陷的一种。不同情况下，导致氧空位Vo的电离，释放出一个或者两个电子，缺陷方程为Vo＝Vo++e-，Vo+＝Vo+++e-，总的缺陷方程为：O＝1/2O2+Vo+++2e-。从缺陷方程可以看出，氧空位带正电。氟单质及氟离子都具有很强的氧化性(电负性)，氟分子或氟离子在有氧缺陷表面的物质上易发生吸附反应与带正电氧空位缺陷进行修复反应，填充氧空位，与金属原子形成价键，从而有效减少界面态。本专利技术的目的是通过以下技术方案实现的：本专利技术提供了一种提高原子层沉积介质薄膜的介电常数的方法，包括如下步骤：A、将衬底清洗后，放入原子层沉积的反应腔；B、将第一反应前驱体通入反应腔，在衬底上形成单分子层；C、将第二反应前驱体通入反应腔，与单分子层反应形成高介电栅介质层；D、重复步骤B和C，以形成一定厚度的高介电栅介质层薄膜；E、在反应腔中通入氟基等离子体，使高介电栅介质层进行氧缺陷修复，得氟化的高介电栅介质层薄膜。优选地，步骤A中，所述衬底选自CMOS或DRAM晶体管。优选地，步骤B中，所述第一反应前驱体为高介电常数的金属前驱体；具体包括氧化铪的前驱体TEMAHf(四(甲乙胺)铪)。优选地，步骤B中，所述第一反应前驱体加热后，采用惰性气体作为载气，以脉冲形式引入反应腔。优选地，步骤C中，所述第二反应前驱体选自氧气、臭氧、氧等离子体、水蒸气。优选地，步骤C中，所述与单分子层反应的温度条件为200-300℃。优选地，所述步骤B、步骤C、步骤E之后，均各需采用通入惰性气体脉冲以冲洗反应残留及副产物的步骤中。优选地，所述惰性气体选自氮气、氩气。优选地，所述方法还包括步骤E之后，重复步骤B-E，以形成所需厚度的氟化的高介电栅介质层薄膜。优选地，所述方法中，衬底温度保持在恒温，且温度低于500℃。与现有技术相比，本专利技术具有如下有益效果：1、本专利技术通过在原子层沉积的反应过程中引入氟基等离子体用以修补高介电栅介质的氧缺陷从而有效的减少界面态及减少漏电流，提高栅介质的介电常数。2、本专利技术通过对基底进行表面调控和对high-k薄膜沉积工艺优化两方面，来抑制基底和high-k介质之间的界面层厚度增加，同时降低界面态来提高器件的性能。3、采用本专利技术方法能进一步提高原子层沉积high-k薄膜的介电常数，能够有效提高电子元件的单位体积电容量，减小设备的体积以及增强信号的稳定性，因而在微电子、能源、电气工程、生物医学工程、航空航天等各个领域都具有重大的应用价值。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：图1为本专利技术方法的具体操作步骤；图2为各实施例和对比例的二氧化铪介质薄膜在硅基底上所形成的MOS器件结构的电容-电压(C-V)曲线。具体实施方式下面结合具体实施例对本专利技术进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本专利技术，但不以任何形式限制本专利技术。应当指出的是，对本领域的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干变化和改进。这些都属于本专利技术的保护范围。以下实施例涉及提高原子层沉积介质薄膜的介电常数的方法，所述方法的操作步骤100如图1所示，具体包括如下步骤：步骤101，先将衬底经过标准RCA清洗后，放置进入原子层沉积的反应腔。此反应腔应适用于沉积high-k介质材料，腔体内无任何金属或其他导电材料污染。此衬底可能为CM本文档来自技高网...

【技术保护点】
1.一种提高原子层沉积介质薄膜的介电常数的方法，其特征在于，包括如下步骤：/nA、将衬底清洗后，放入原子层沉积的反应腔；/nB、将第一反应前驱体通入反应腔，在衬底上形成单分子层；/nC、将第二反应前驱体通入反应腔，与単分子层反应形成高介电栅介质层；/nD、重复步骤B和C，以形成一定厚度的高介电栅介质层薄膜；/nE、在反应腔中通入氟基等离子体，使高介电栅介质层进行氧缺陷修复，得氟化的高介电栅介质层薄膜。/n

【技术特征摘要】
1.一种提高原子层沉积介质薄膜的介电常数的方法，其特征在于，包括如下步骤：
A、将衬底清洗后，放入原子层沉积的反应腔；
B、将第一反应前驱体通入反应腔，在衬底上形成单分子层；
C、将第二反应前驱体通入反应腔，与単分子层反应形成高介电栅介质层；
D、重复步骤B和C，以形成一定厚度的高介电栅介质层薄膜；
E、在反应腔中通入氟基等离子体，使高介电栅介质层进行氧缺陷修复，得氟化的高介电栅介质层薄膜。


2.根据权利要求1所述的提高原子层沉积介质薄膜的介电常数的方法，其特征在于，步骤A中，所述衬底选自CMOS或DRAM晶体管。


3.根据权利要求1所述的提高原子层沉积介质薄膜的介电常数的方法，其特征在于，步骤B中，所述第一反应前驱体为高介电常数的金属氧化物的前驱体。


4.根据权利要求1所述的提高原子层沉积介质薄膜的介电常数的方法，其特征在于，步骤B中，所述第一反应前驱体加热后，采用惰性气体作为载气，以脉冲形式引入反应腔。

【专利技术属性】
技术研发人员：乌李瑛，程秀兰，付学成，马玲，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：上海;31