数据写入方法、存储器控制电路单元以及存储器存储装置制造方法及图纸

本发明专利技术提供一种数据写入方法、存储器控制电路单元以及存储器存储装置。所述方法包括：从主机系统接收写入指令；以及根据第一区域的写入放大因子判断将对应写入指令的数据写入至第一区域或第二区域中，其中若判断将数据写入至第二区域中，则在写入数据后将所写入的数据复制至第一区域中。

【技术实现步骤摘要】
数据写入方法、存储器控制电路单元以及存储器存储装置
本专利技术涉及一种数据写入方法、存储器控制电路单元以及存储器存储装置。
技术介绍
数字相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。依据每个存储单元可存储的比特数，NAND型快闪存储器模块可分为单阶存储单元(singlelevelcell，SLC)NAND型快闪存储器模块、多阶存储单元(muitilevelcell，MLC)NAND型快闪存储器模块以及三阶存储单元(trinarylevelcell，TLC)NAND型快闪存储器模块，其中SLCNAND型快闪存储器模块的每个存储单元可存储1个比特的数据(即，“1”与“0”)，MLCNAND型快闪存储器模块的每个存储单元可存储2个比特的数据，TLCNAND型快闪存储器模块的每个存储单元可存储3个比特的数据。此外，MLCNAND型快闪存储器模块与TLCNAND型快闪存储器模块的存储单元也可以用来模拟SLCNAND型快闪存储器模块，且MLCNAND型快闪存储器模块与TLCNAND型快闪存储器模块中用来模拟SLCNAND型快闪存储器模块的存储单元仅存储1个比特的数据。一般来说，可以选择MLC或TLCNAND快闪存储器模块中的某些物理抹除单元来模拟SLCNAND型快闪存储器模块。在将数据写入至MLC或TLCNAND快闪存储器模块的过程中，可以选择被用来模拟SLCNAND型快闪存储器模块的物理抹除单元中的某个物理程序化单元组，并使用第一程序化模式(也称为，单页程序化模式)来将数据写入至所选择的物理程序化单元组中以使得所选择的物理程序化单元组的多个存储单元之中的每一个存储单元存储仅1个比特数据。例如，所选择的物理程序化单元组的多个存储单元中仅使用最低有效比特(LeastSignificantBit，LSB)来存储数据。也就是说，若是以MLC或TLCNAND快闪存储器模块来模拟SLCNAND型快闪存储器模块时，在使用第一程序化模式进行写入时只有“下物理程序化单元”能够用以写入(或存储)数据。此外，对应该被用来写入数据的下物理程序化单元的中物理程序化单元及上物理程序化单元并不会被用来存储数据。需注意的是，由于对下物理程序化单元进行写入的速度较快，故使用MLC或TLCNAND快闪存储器模块来模拟SLCNAND型快闪存储器模块时，通常可以有较高的写入效能。然而，基于快闪存储器物理上的特性，在使用MLCNAND型快闪存储器模块(或TLCNAND型快闪存储器模块)来模拟SLCNAND型快闪存储器模块时，通常会造成快闪存储器模块的损耗，进而降低快闪存储器模块的寿命。例如，该些用来模拟SLCNAND型快闪存储器模块的物理抹除单元的抹除次数(或频率)可能较高，进而造成快闪存储器模块的损耗。基于上述，如何避免因模拟SLCNAND型快闪存储器模块而降低快闪存储器模块的寿命是此领域技术人员所致力的目标。
技术实现思路
本专利技术提出一种数据写入方法，用于存储器存储装置，所述存储器存储装置具有可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个区域，所述多个区域中的每一个区域包括多个物理抹除单元，所述多个物理抹除单元中的每一个物理抹除单元具有多个存储单元。所述数据写入方法包括：从主机系统接收写入指令；以及根据第一区域的写入放大因子判断将对应所述写入指令的数据写入至所述第一区域或第二区域中，其中若判断将所述数据写入至所述第二区域中，则在写入所述数据后将所写入的数据复制至所述第一区域中。在本专利技术的一实施例中，根据所述第一区域的所述写入放大因子判断将对应所述写入指令的所述数据写入至所述第一区域或所述第二区域中的步骤包括：在所述写入放大因子大于预设阈值时，将所述数据写入至所述第二区域中；以及在所述写入放大因子不大于所述预设阈值时，将所述数据写入至所述第一区域中。在本专利技术的一实施例中，若判断将所述数据写入至所述第一区域中时，使用第一程序化模式及第二程序化模式对所述第一区域中所述多个存储单元进行程序化。在本专利技术的一实施例中，以所述第一程序化模式所程序化的存储单元的存储比特数小于以所述第二程序化模式所程序化的存储单元的存储比特数。在本专利技术的一实施例中，使用所述第一程序化模式及所述第二程序化模式对所述第一区域中所述多个存储单元进行程序化的步骤包括：使用所述第一程序化模式对所述第一区域中所述多个存储单元进行程序化；以及以复制回操作使用所述第二程序化模式将写入所述第一区域的所述多个物理抹除单元的数据复制至所述第一区域的所述多个物理抹除单元其中之一中。在本专利技术的一实施例中，若判断将所述数据写入至所述第二区域中时，使用第一程序化模式对所述第二区域中所述多个存储单元进行程序化。在本专利技术的一实施例中，在写入所述数据后将所写入的数据复制至所述第一区域中的步骤包括：以复制回操作使用所述第二程序化模式将写入所述第二区域的所述多个物理抹除单元的数据复制至所述第一区域的所述多个物理抹除单元其中之一中。在本专利技术的一实施例中，所述方法还包括：根据所述可复写式非易失性存储器模块的生命周期参数判断执行第一写入模式或第二写入模式，在所述第一写入模式中，将对应所述数据写入至所述第一区域，以及在所述第二写入模式中，根据所述第一区域的所述写入放大因子判断将所述数据写入至所述第一区域或所述第二区域中。在本专利技术的一实施例中，所述第一区域的存储单元的存储比特数大于所述第二区域的存储单元的存储比特数。在本专利技术的一实施例中，所述多个区域分别具有对应的存储容量，并且在计算所述可复写式非易失性存储器模块的空间大小时，所述空间大小不包括所述第二区域对应的所述存储容量。本专利技术提出一种存储器控制电路单元，所述存储器控制电路单元包括主机接口、存储器接口以及存储器管理电路。所述主机接口用以耦接至主机系统。存储器接口用以耦接至可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个区域，所述多个区域中的每一个区域包括多个物理抹除单元，所述多个物理抹除单元中的每一个物理抹除单元具有多个存储单元。存储器管理电路耦接至所述主机接口与所述存储器接口。所述存储器管理电路用以从所述主机系统接收写入指令，并且所述存储器管理电路还用以根据第一区域的写入放大因子判断将对应所述写入指令的数据写入至所述第一区域或第二区域中，其中若判断将所述数据写入至所述第二区域中，则在写入所述数据后将所写入的数据复制至所述第一区域中。在本专利技术的一实施例中，所述存储器管理电路还用以在根据所述第一区域的所述写入放大因子判断将对应所述写入指令的所述数据写入至所述第一区域或所述第二区域中的运作中，在所述写入放大因子大于预设阈值时，将所述数据写入至所述第二区域中，并且在所述写入放大因子不大于所述预设阈值时，将所述数据写入至所述第一区域中。在本专利技术的一本文档来自技高网...

【技术保护点】
1.一种数据写入方法，用于存储器存储装置，所述存储器存储装置具有可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个区域，所述多个区域中的每一个区域包括多个物理抹除单元，所述多个物理抹除单元中的每一个物理抹除单元具有多个存储单元，所述数据写入方法包括：/n从主机系统接收写入指令；以及/n根据第一区域的写入放大因子判断将对应所述写入指令的数据写入至所述第一区域或第二区域中，其中若判断将所述数据写入至所述第二区域中，则在写入所述数据后将所写入的数据复制至所述第一区域中。/n

【技术特征摘要】
1.一种数据写入方法，用于存储器存储装置，所述存储器存储装置具有可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个区域，所述多个区域中的每一个区域包括多个物理抹除单元，所述多个物理抹除单元中的每一个物理抹除单元具有多个存储单元，所述数据写入方法包括：
从主机系统接收写入指令；以及
根据第一区域的写入放大因子判断将对应所述写入指令的数据写入至所述第一区域或第二区域中，其中若判断将所述数据写入至所述第二区域中，则在写入所述数据后将所写入的数据复制至所述第一区域中。


2.根据权利要求1所述的数据写入方法，其中根据所述第一区域的所述写入放大因子判断将对应所述写入指令的所述数据写入至所述第一区域或所述第二区域中的步骤包括：
在所述写入放大因子大于预设阈值时，将所述数据写入至所述第二区域中；以及
在所述写入放大因子不大于所述预设阈值时，将所述数据写入至所述第一区域中。


3.根据权利要求1所述的数据写入方法，其中若判断将所述数据写入至所述第一区域中时，使用第一程序化模式及第二程序化模式对所述第一区域中所述多个存储单元进行程序化。


4.根据权利要求3所述的数据写入方法，其中以所述第一程序化模式所程序化的存储单元的存储比特数小于以所述第二程序化模式所程序化的存储单元的存储比特数。


5.根据权利要求3所述的数据写入方法，其中使用所述第一程序化模式及所述第二程序化模式对所述第一区域中所述多个存储单元进行程序化的步骤包括：
使用所述第一程序化模式对所述第一区域中所述多个存储单元进行程序化；以及
以复制回操作使用所述第二程序化模式将写入所述第一区域的所述多个物理抹除单元的数据复制至所述第一区域的所述多个物理抹除单元其中之一中。


6.根据权利要求1所述的数据写入方法，其中若判断将所述数据写入至所述第二区域中时，使用第一程序化模式对所述第二区域中所述多个存储单元进行程序化。


7.根据权利要求6所述的数据写入方法，其中在写入所述数据后将所写入的数据复制至所述第一区域中的步骤包括：
以复制回操作使用第二程序化模式将写入所述第二区域的所述多个物理抹除单元的数据复制至所述第一区域的所述多个物理抹除单元其中之一中。


8.根据权利要求1所述的数据写入方法，其中所述方法更包括：
根据所述可复写式非易失性存储器模块的生命周期参数判断执行第一写入模式或第二写入模式，
在所述第一写入模式中，将对应所述数据写入至所述第一区域，以及
在所述第二写入模式中，根据所述第一区域的所述写入放大因子判断将所述数据写入至所述第一区域或所述第二区域中。


9.根据权利要求1所述的数据写入方法，其中所述第一区域的存储单元的存储比特数大于所述第二区域的存储单元的存储比特数。


10.根据权利要求1所述的数据写入方法，其中所述多个区域分别具有对应的存储容量，并且在计算所述可复写式非易失性存储器模块的空间大小时，所述空间大小不包括所述第二区域对应的所述存储容量。


11.一种存储器控制电路单元，包括：
主机接口，用以耦接至主机系统；
存储器接口，用以耦接至可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个区域，所述多个区域中的每一个区域包括多个物理抹除单元，所述多个物理抹除单元中的每一个物理抹除单元具有多个存储单元；以及
存储器管理电路，耦接至所述主机接口与所述存储器接口，
其中所述存储器管理电路用以从所述主机系统接收写入指令，并且
所述存储器管理电路还用以根据第一区域的写入放大因子判断将对应所述写入指令的数据写入至所述第一区域或第二区域中，其中若判断将所述数据写入至所述第二区域中，则在写入所述数据后将所写入的数据复制至所述第一区域中。


12.根据权利要求11所述的存储器控制电路单元，其中所述存储器管理电路还用以在根据所述第一区域的所述写入放大因子判断将对应所述写入指令的所述数据写入至所述第一区域或所述第二区域中的运作中，
在所述写入放大因子大于预设阈值时，将所述数据写入至所述第二区域中，并且
在所述写入放大因子不大于所述预设阈值时，将所述数据写入至所述第一区域中。


13.根据权利要求11所述的存储器控制电路单元，其中若判断将所述数据写入至所述第一区域中时，所述存储器管理电路还用以使用第一程序化模式及第二程序化模式对所述第一区域中所述多个存储单元进行程序化。


14.根据权利要求13所述的存储器控制电路单元，其中所述存储器管理电路以所述第一程序化模式所程序化的存储单元的存储比特数小于以所述第二程序化模式所程序化的存储单元的存储比特数。


15.根据权利要求13所述的存储器控制电路单元，其中所述存储器管理电路还用以在使用所述第一程序化模式及所述第二程序化模式对所述第一区域中所述多个存储单元进行程序化的运作中，
使用所述第一程序化模式对所述第一区域中所述多个存储单元进行程序化，并且
以复制回操作使用所述第二...

【专利技术属性】
技术研发人员：林炳全，黄祥睿，谢秉谕，吴宗儒，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾;71