半导体封装结构和半导体封装结构制作方法技术

本申请的实施例提供了一种半导体封装结构和半导体封装结构制作方法，涉及半导体技术领域，半导体封装结构包括基板、第一支撑芯片、第一堆叠芯片和填充胶，基板包括导电胶，第一堆叠芯片包括第一垂直打线；第一支撑芯片设置在基板的一侧；第一堆叠芯片偏移堆叠设置在第一支撑芯片远离基板的一侧，其中，第一垂直打线所在的一侧与第一支撑芯片接触；第一垂直打线通过导电胶与基板连接；填充胶设置在第一堆叠芯片与基板之间，填充胶包裹第一垂直打线，能够通过设置第一垂直打线和填充胶，既可以保证打线的稳定，又能够保持半导体封装结构的结构强度，能够获取一种稳定的半导体封装结构。

【技术实现步骤摘要】
半导体封装结构和半导体封装结构制作方法
本申请涉及半导体
，具体而言，涉及一种半导体封装结构和半导体封装结构制作方法。
技术介绍
随着半导体技术的发展，电子产品趋向微型化的同时，其性能以及内存的需求也越来越高，在现有技术中，半导体封装结构采用多个芯片叠装(Stack-Die)技术或者芯片FOW(flowoverwire)叠装技术来满足增长的需求。然而，基于现有技术制作的半导体封装，随着芯片堆叠的层数越高，其打线长度较长，想要精确的布线较为困难，容易造成打线不稳定。不仅如此，随社芯片堆叠的高度增加，其倾斜度就越大，芯片底层结构就越不稳定，从而可能导致堆叠芯片结构塌陷/倒塌，造成产品损坏，这使得现有多层芯片堆叠的半导体封装结构并不稳定。有基于此，如何提供一种稳定的多层芯片堆叠的半导体封装结构实现方案，是本领域技术人员需要解决的。
技术实现思路
本申请提供了一种半导体封装结构和半导体封装结构制作方法。本申请的实施例可以这样实现：第一方面，本申请实施例提供一种半导体封装结构，包括基板、第一支撑芯片、第一堆叠芯片和填充胶，所述基板包括导电胶，所述第一堆叠芯片包括第一垂直打线；所述第一支撑芯片设置在所述基板的一侧；所述第一堆叠芯片偏移堆叠设置在所述第一支撑芯片远离所述基板的一侧，其中，所述第一垂直打线所在的一侧与所述第一支撑芯片接触；所述第一垂直打线通过所述导电胶与所述基板连接；所述填充胶设置在所述第一堆叠芯片与所述基板之间，所述填充胶包裹所述第一垂直打线。在可选的实施方式中，所述第一堆叠芯片还包括管脚；所述管脚的一端与所述第一堆叠芯片的芯片本体连接，另一端与所述第一垂直打线连接。在可选的实施方式中，所述半导体封装结构还包括第二堆叠芯片，所述第二堆叠芯片包括第二垂直打线；所述第二堆叠芯片偏移堆叠设置在所述第一堆叠芯片远离所述第一支撑芯片的一侧其中，所述第二垂直打线所在的一侧与所述第一堆叠芯片接触；所述第二垂直打线通过所述导电胶与所述基板连接；所述填充胶设置在所述第二堆叠芯片与所述基板之间，所述填充胶包裹所述第二垂直打线。在可选的实施方式中，所述第一堆叠芯片和所述第二堆叠芯片的偏移方向一致。在可选的实施方式中，所述半导体封装结构还包括控制芯片、第二支撑芯片和第三堆叠芯片，所述第三堆叠芯片包括第三垂直打线；所述控制芯片设置在所述基板的一侧，所述第二支撑芯片设置在所述控制芯片远离所述第一支撑芯片的一侧的基板上；所述第三堆叠芯片偏移堆叠设置在所述第二支撑芯片远离所述基板的一侧，其中，所述第三垂直打线所在的一侧与所述第二支撑芯片接触；所述第三垂直打线通过所述导电胶与所述基板连接；所述填充胶设置在所述第三堆叠芯片与所述基板之间，所述填充胶包裹所述第三垂直打线。第二方面，本申请实施例提供一种半导体封装结构制作方法，用于制作形成前述实施方式中任一项所述的半导体封装结构，所述方法包括：提供一基板，将第一支撑芯片设置在所述基板的一侧；在所述第一支撑芯片的一侧的基板上设置导电胶；将第一堆叠芯片设置在所述第一支撑芯片远离所述基板的一侧，其中，所述第一堆叠芯片的偏移方向为所述第一支撑芯片指向所述导电胶的方向，第一垂直打线所在的一侧与所述第一支撑芯片接触；将所述第一垂直打线与所述导电胶连接并固化所述导电胶，以使所述第一堆叠芯片与所述基板通过所述第一垂直打线连通；将填充胶填充至所述第一堆叠芯片与所述基板之前的空隙并固化所述填充胶，以使所述第一垂直打线固定。在可选的实施方式中，所述方法还包括：在所述第一垂直打线与所述基板连接的导电胶远离所述第一支撑芯片的一侧设置导电胶；将第二堆叠芯片设置在所述第一堆叠芯片远离所述第一支撑芯片的一侧，其中，所述第二堆叠芯片的偏移方向为所述第一支撑芯片指向所述导电胶的方向，第二垂直打线所在的一侧与所述第一堆叠芯片接触；将所述第二垂直打线与所述导电胶连接并固化所述导电胶，以使所述第二堆叠芯片与所述基板通过所述第二垂直打线连通；将填充胶填充至所述第二堆叠芯片和所述基板之间的空隙并固化所述填充胶，以使所述第二垂直打线固定。本申请实施例的有益效果包括，例如：采用本申请实施例提供的一种半导体封装结构和半导体封装结构制作方法，半导体封装结构包括基板、第一支撑芯片、第一堆叠芯片和填充胶，所述基板包括导电胶，所述第一堆叠芯片包括第一垂直打线；所述第一支撑芯片设置在所述基板的一侧；所述第一堆叠芯片偏移堆叠设置在所述第一支撑芯片远离所述基板的一侧，其中，所述第一垂直打线所在的一侧与所述第一支撑芯片接触；所述第一垂直打线通过所述导电胶与所述基板连接；所述填充胶设置在所述第一堆叠芯片与所述基板之间，所述填充胶包裹所述第一垂直打线，能够通过设置第一垂直打线和填充胶，既可以保证打线的稳定，又能够保持半导体封装结构的结构强度，能够获取一种稳定的半导体封装结构。附图说明为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1为本申请实施例提供的一种半导体封装结构的结构示意图；图2为本申请实施例提供的一种第一堆叠芯片的结构示意图；图3为本申请实施例提供的另一种半导体封装结构的结构示意图；图4为本申请实施例提供的另一种半导体封装结构的结构示意图；图5为本申请实施例提供的一种半导体封装结构制作方法的步骤流程示意图。图标：1-半导体封装结构；10-基板；101-导电胶；11-第一支撑芯片；12-第一堆叠芯片；121-第一垂直打线；122-管脚；13-填充胶；14-第二堆叠芯片；141-第二垂直打线；15-控制芯片；16-第二支撑芯片；17-第三堆叠芯片；171-第三垂直打线。具体实施方式为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。在本申请的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图本文档来自技高网...

【技术保护点】
1.一种半导体封装结构，其特征在于，包括基板、第一支撑芯片、第一堆叠芯片和填充胶，所述基板包括导电胶，所述第一堆叠芯片包括第一垂直打线；/n所述第一支撑芯片设置在所述基板的一侧；/n所述第一堆叠芯片偏移堆叠设置在所述第一支撑芯片远离所述基板的一侧，其中，所述第一垂直打线所在的一侧与所述第一支撑芯片接触；/n所述第一垂直打线通过所述导电胶与所述基板连接；/n所述填充胶设置在所述第一堆叠芯片与所述基板之间，所述填充胶包裹所述第一垂直打线。/n

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括基板、第一支撑芯片、第一堆叠芯片和填充胶，所述基板包括导电胶，所述第一堆叠芯片包括第一垂直打线；
所述第一支撑芯片设置在所述基板的一侧；
所述第一堆叠芯片偏移堆叠设置在所述第一支撑芯片远离所述基板的一侧，其中，所述第一垂直打线所在的一侧与所述第一支撑芯片接触；
所述第一垂直打线通过所述导电胶与所述基板连接；
所述填充胶设置在所述第一堆叠芯片与所述基板之间，所述填充胶包裹所述第一垂直打线。


2.根据权利要求1所述的半导体封装结构，其特征在于，所述第一堆叠芯片还包括管脚；
所述管脚的一端与所述第一堆叠芯片的芯片本体连接，另一端与所述第一垂直打线连接。


3.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括第二堆叠芯片，所述第二堆叠芯片包括第二垂直打线；
所述第二堆叠芯片偏移堆叠设置在所述第一堆叠芯片远离所述第一支撑芯片的一侧其中，所述第二垂直打线所在的一侧与所述第一堆叠芯片接触；
所述第二垂直打线通过所述导电胶与所述基板连接；
所述填充胶设置在所述第二堆叠芯片与所述基板之间，所述填充胶包裹所述第二垂直打线。


4.根据权利要求3所述的半导体封装结构，其特征在于，所述第一堆叠芯片和所述第二堆叠芯片的偏移方向一致。


5.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括控制芯片、第二支撑芯片和第三堆叠芯片，所述第三堆叠芯片包括第三垂直打线；
所述控制芯片设置在所述基板的一侧，所述第二支撑芯片设置在所述控制芯片远离所述第一支撑芯片的一侧的基板上；

【专利技术属性】
技术研发人员：庞宏林，何正鸿，
申请(专利权)人：甬矽电子宁波股份有限公司，
类型：发明
国别省市：浙江;33