一种半导体装置制造方法及图纸

本实用新型专利技术涉及一种半导体装置。在各实施例中，一种半导体装置包括半导体衬底，所述半导体衬底包括第一表面和相对于所述第一表面的第二表面；钝化层(passivation layer)，其位于所述半导体衬底的所述第一表面上；其特征在于，所述半导体装置还包括：第一导体杯状结构(conductive cup structure)，其位于所述钝化层上；及势垒层(barrier layer)，其位于所述第一导体杯状结构中。

【技术实现步骤摘要】
一种半导体装置
本揭露大体上涉及半导体装置，尤其涉及具有经强化(reinforced)连接结构的半导体装置。
技术介绍
半导体装置需要连接结构以提供对外的连接(externalconnection)。但是在制造过程中，某些工艺可能破坏或损害(damage)连接结构，进而影响半导体装置的运作(work)或可靠性(reliability)。
技术实现思路
本公开的一些实施例提供一种半导体装置，其包括：半导体衬底，所述半导体衬底包括第一表面和相对于所述第一表面的第二表面；钝化层(passivationlayer)，其位于所述半导体衬底的所述第一表面上；其特征在于，所述半导体装置还包括：第一导体杯状结构(conductivecupstructure)，其位于所述钝化层上；及势垒层(barrierlayer)，其位于所述第一导体杯状结构中。本技术的一实施例提供一种半导体装置，其中所述势垒层和所述第一导体杯状结构直接接触。本技术的一实施例提供一种半导体装置，其进一步包括第一导体层(firstconductivelayer)，所述第一导体层位于所述势垒层上，其中所述第一导体层和所述第一导体杯状结构直接接触。本技术的一实施例提供一种半导体装置，其进一步包括第二导体杯状结构，所述第二导体杯状结构位于所述钝化层和所述第一导体杯状结构之间。本技术的一实施例提供一种半导体装置，其中所述第二导体杯状结构和所述第一导体杯状结构直接接触。本技术的一实施例提供一种半导体装置，其中所述第一导体杯状结构具有毛边(burr)。本技术的一实施例提供一种半导体装置，其中所述第二导体杯状结构具有毛边(burr)。本技术的一实施例提供一种半导体装置，其中所述第一导体层具有金属间化合物(intermetalliccompound(IMC))结构。本技术的一实施例提供一种半导体装置，其中所述金属间化合物结构定义孔(hole)。本技术的一实施例提供一种半导体装置，其中所述金属间化合物结构定义多个孔隙(pores)。本技术的一实施例提供一种半导体装置，其中所述第一导体层具有上表面(uppersurface)，且所述上表面具有平滑(smooth)部分以及粗糙(rough)部分。附图说明当结合附图阅读时，从以下具体实施方式容易理解本公开的各方面。应注意，各个特征可以不按比例绘制。实际上，为了论述清晰起见，可任意增大或减小各种特征的尺寸。图1所示为根据本案的某些实施例的半导体装置的剖面图(cross-sectionalview)；图2所示为根据本案的某些实施例的半导体装置的剖面图；图2A所示为图2中虚线框A内结构的放大图(enlargedview)；图2B所示为图2中虚线框B内结构的放大图；图3所示为根据本案的某些实施例的半导体装置的剖面图；图3A所示为图3中虚线框C内结构的放大图；图3B所示为图3中虚线框C内结构的放大图；图3C所示为图3中虚线框D内结构的放大图；图4所示为根据本案的某些实施例的半导体装置的剖面图；图4A所示为图4中虚线框E内结构的放大图；图4B所示为图4中虚线框F内结构的放大图；图5所示为根据本案的某些实施例的半导体装置的剖面图；图5A所示为图5中虚线框G内结构的放大图；图5B所示为图5中虚线框H内结构的放大图；图6A、图6B、图6C、图6D、图6E、图6F、图6G、图6H、图6I、图6J及图6K所示为制造根据本案的某些实施例的半导体装置的若干操作；图6A、图6B、图6C、图6D、图6E、图6F、图6G、图6H、图6I、图6L及图6M所示为制造根据本案的某些实施例的半导体装置的若干操作；图6A、图6B、图6C、图6D、图6E、图6N、图6O、图6P、图6Q及图6R所示为制造根据本案的某些实施例的半导体装置的若干操作；图6A、图6B、图6C、图6D、图6E、图6N、图6O、图6P、图6S及图6T所示为制造根据本案的某些实施例的半导体装置的若干操作。具体实施方式以下公开内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例。当然，这些只是实例且并不意欲为限制性的。在本公开中，在以下描述中对第一特征形成在第二特征上或上方的叙述可包含第一特征与第二特征直接接触形成的实施例，并且还可包含额外特征可形成于第一特征与第二特征之间从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开可以在各种实例中重复参考标号和/或字母。此重复是出于简化和清楚的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。下文详细论述本公开的实施例。然而，应了解，本公开提供的许多适用概念可实施在多种具体环境中。所论述的具体实施例仅仅是说明性的且并不限制本公开的范围。图1所示为根据本案的某些实施例的半导体装置的剖面图。参考图1，半导体装置1包括半导体衬底10、钝化层(passivationlayer)11、连接结构(connectionstructure)12、电路层13、连接结构14及连接组件(connectionelement)15。半导体装置1可包括，但不限于，例如控制器芯片(controllerchip/controllerdie)、微控制器单元(MicrocontrollerUnit(MCU))芯片、内存(memory)芯片等。半导体衬底10可包括，但不限于，例如硅(silicon)或其他合适的半导体材料。半导体衬底10可包括导通孔(conductivevia)101。半导体衬底10可包括硅导通孔(throughsiliconvia(TSV))101。钝化层(passivationlayer)11位于半导体衬底10的表面101上。钝化层11可包括多层结构(multi-layerstructure)，例如包括钝化层111和钝化层112。在本案的其他实施例中，钝化层11可包括单层结构(single-layerstructure)。钝化层111可包括，但不限于，例如氮化硅(SiN)或其他合适的介电材料(dielectricmaterial)或绝缘材料(insulationmaterial)。钝化层112可包括，但不限于，例如四乙氧基硅烷(tetraethoxysilane(TEOS))或其他合适的介电材料或绝缘材料。连接结构12位于钝化层11上。连接结构122电连接到半导体衬底10。连接结构122电连接到硅导通孔101。连接结构122可包括导体层121。连接结构122可包括导体层122。连接结构122可包括导体层123。连接结构122可包括势垒层(barrierlayer)124。连接结构122可包括导体层125。导体层121位于钝化层11上。导体层121和钝化层11直接接触本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：/n半导体衬底，所述半导体衬底包括第一表面和相对于所述第一表面的第二表面；/n钝化层(passivationlayer)，其位于所述半导体衬底的所述第一表面上；/n其特征在于，所述半导体装置还包括：/n第一导体杯状结构(conductive cup structure)，其位于所述钝化层上；及/n势垒层(barrierlayer)，其位于所述第一导体杯状结构中。/n

【技术特征摘要】
1.一种半导体装置，包括：
半导体衬底，所述半导体衬底包括第一表面和相对于所述第一表面的第二表面；
钝化层(passivationlayer)，其位于所述半导体衬底的所述第一表面上；
其特征在于，所述半导体装置还包括：
第一导体杯状结构(conductivecupstructure)，其位于所述钝化层上；及
势垒层(barrierlayer)，其位于所述第一导体杯状结构中。


2.根据权利要求1所述的半导体装置，其中所述势垒层和所述第一导体杯状结构直接接触。


3.根据权利要求1所述的半导体装置，其进一步包括第一导体层(firstconductivelayer)，所述第一导体层位于所述势垒层上，其中所述第一导体层和所述第一导体杯状结构直接接触。


4.根据权利要求1所述的半导体装置，其进一步包括第二导体杯状结构，所述第二导体杯状结构位于所述钝化层和所述第一导体杯状结构之间。
...

【专利技术属性】
技术研发人员：黄建文，
申请(专利权)人：美光科技公司，
类型：新型
国别省市：美国;US