半导体装置及其制造方法制造方法及图纸

本发明专利技术实施例提供半导体装置及其制造方法。半导体装置的制造方法包含在衬底上形成第一介电层及多个第一导电结构，第一介电层位于所述多个第一导电结构之间。半导体装置的制造方法还包含在第一介电层中及所述多个第一导电结构之间形成沟槽。半导体装置的制造方法还包含在沟槽的侧壁及底部上形成衬垫材料，以及在沟槽中的衬垫材料上形成导电插塞。半导体装置的制造方法还包含移除衬垫材料以形成空气间隙，其中空气间隙位于导电插塞和第一介电层之间。本发明专利技术提供的半导体及其制造方法，能够有效地降低位线的寄生电容，进而保持良好的电容放大信号。

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术是关于半导体装置及其制造方法，特别是有关于一种应用于动态随机存取存储器(DRAM)的半导体装置及其制造方法。
技术介绍
在目前的随机存取存储器(DRAM)结构中，电容通过电容接触件(capacitorcontact)进行桥接，且位线靠近于电容接触件而配置。影响位线的寄生电容的因素很多，但主要是来自于位线和电容接触件之间的位线-电容接触件寄生电容(BL-CCcapacitance)。然而，随着制造工艺尺寸不断微缩，随机存取存储器中的位线和电容接触件之间的距离越来越短，且随着随机存取存储器的容量需求越来越大，位线的长度也越来越长。这些都将导致位线的寄生电容增加，导致进而降低电容放大信号。因此，业界需要一种能够降低位线的寄生电容的半导体装置及其制造方法。
技术实现思路
本专利技术的一些实施例提供半导体装置的制造方法。半导体装置的制造方法包含在衬底上形成第一介电层及多个第一导电结构，第一介电层位于所述多个第一导电结构之间。半导体装置的制造方法还包含在第一介电层中及所述多个第一导电结构之间形成沟槽。半导体装置的制造方法还包含在沟槽的侧壁及底部上形成衬垫材料，以及在沟槽中的衬垫材料上形成导电插塞。半导体装置的制造方法还包含移除衬垫材料以形成空气间隙，其中空气间隙位于导电插塞和第一介电层之间。本专利技术的一些实施例提供半导体装置。半导体装置包含多个第一导电结构以及第二导电结构，第一导电结构设置于衬底上，第二导电结构设置于衬底上且位于所述多个第一导电结构之间。第二导电结构包含欧姆接触层、导电插塞、金属衬层及空气间隙。导电插塞位于欧姆接触层上。空气间隙位于欧姆接触层上并位于导电插塞的侧壁上。金属衬层位于欧姆接触层与空气间隙之间并位于导电插塞的侧壁上。基于上述，本专利技术提供的半导体及其制造方法，能够有效地降低位线的寄生电容，进而保持良好的电容放大信号。附图说明为让本专利技术的特征和优点能更明显易懂，下文特举不同实施例，并配合所附图式作详细说明如下：图1是根据本专利技术的一些实施例绘示的半导体装置的上视示意图。图2是根据本专利技术的一些实施例，沿图1中的剖面线I-I绘示的半导体装置的剖面示意图。图3是根据本专利技术的一些其他实施例的半导体装置的剖面示意图。图4A～图4M是根据本专利技术的一些实施例，说明形成半导体装置在不同阶段的剖面示意图。图5A～图5B是根据本专利技术的一些其他实施例，说明形成半导体装置在不同阶段的剖面示意图。附图标记：10、20～半导体装置230～金属衬层100～第一导电结构240～空气间隙110～导电结构240a～顶端120～导电接触250～导电层130～绝缘层300～衬底200～第二导电结构301～隔离结构210～欧姆接触层303～主动区220～导电插塞400～第一介电层220a、230a、430a～顶表410、830～沟槽面420～金属材料220S、430S～侧壁430～衬垫材料500～导电连接层900～干式腐蚀工艺600～电容元件910～腐蚀后清洗工艺700～第三导电结构CBL～寄生电容800～第二介电层H1、H2～高度810、820～介电层I-I～剖面线具体实施方式以下参照本专利技术实施例的图式以更全面地阐述本专利技术。然而，本专利技术亦可以各种不同的实施方式实现，而不应限于本文中所述的实施例。图式中的层与区域的厚度可能会为了清楚起见而放大，并且在各图式中相同或相似的参考号码表示相同或相似的元件。图1是根据本专利技术的一些实施例绘示的半导体装置10的上视示意图；图2是根据本专利技术的一些实施例，沿图1中的剖面线I-I绘示的半导体装置10的剖面示意图。如图1、图2所示，半导体装置10包含多个第一导电结构100以及第二导电结构200，第一导电结构100设置于衬底300上，且第二导电结构200设置于衬底300上且位于第一导电结构100之间。第二导电结构200包含欧姆接触层210、导电插塞220、金属衬层230及空气间隙240。导电插塞220位于欧姆接触层210上。空气间隙240位于欧姆接触层210上并位于导电插塞220的侧壁220S上。金属衬层230位于欧姆接触层210与空气间隙240之间并位于导电插塞220的侧壁220S上。如图2所示，金属衬层230例如可直接接触导电插塞220，空气间隙240例如可直接接触导电插塞220。如图1所示，半导体装置10可还包含多个第三导电结构700，从俯视方向来看，第三导电结构700与第一导电结构100配置为朝向彼此互相垂直的方向延伸。一些实施例中，第一导电结构100例如是位线结构，第二导电结构200例如是电容接触结构，第三导电结构700例如是埋入式(embedded)字线结构，则半导体装置10例如是动态随机存取存储器结构。半导体装置10可还包含形成于衬底300中的隔离结构301，隔离结构301定义出衬底300中的多个主动区303。一些实施例中，衬底300可包含半导体衬底，例如硅基板或硅锗基板，隔离结构301可包含浅沟槽隔离结构(shallowtrenchisolation，STI)。一些实施例中，第一导电结构100可包含导电结构110(例如，位线)及导电接触120(例如，位线接触)，导电接触120位于主动区303与导电结构110之间。一些实施例中，导电结构110和导电接触120可分别由例如复晶硅、金属或其他适合的导电材料制成。如图2所示，半导体装置10可还包含多个绝缘层130，绝缘层130位于隔离结构301与部分的导电接触120之间。一些实施例中，绝缘层130可由例如氧化硅或其他适合的绝缘材料制成。需注意的是，为了简化并清楚表示本专利技术实施例，图1中仅绘示出连接至主动区303的导电接触120，而设置于绝缘层130上的导电接触120则省略。第二导电结构200可还包含导电层250，导电层250形成于欧姆接触层210和衬底300之间。一些实施例中，导电层250可包含导电材料，例如是复晶硅层。一些实施例中，欧姆接触层210可包含金属硅化物，例如硅化钴(CoSix，x是小于或等于2)。欧姆接触层210例如是硅化钴层，可用于降低导电层250与导电插塞220之间的电阻。一些实施例中，导电插塞220可包含金属。举例而言，导电插塞220可包含钨、其他适合的金属材料、或上述的任意组合。一些实施例中，金属衬层230可包含金属或金属氮化物。举例而言，金属衬层230可包含钛、氮化钛、钽、氮化钽或上述的任意组合。一些实施例中，金属衬层230设置于欧姆接触层220与空气间隙240之间，且可将空气间隙240与欧姆接触层220彼此隔离开来，使得金属衬层230不仅有助于导电插塞220的金属材料的成长，并且在半导体装置的制造工艺中，可以保护欧姆接触层220不受到后续的腐蚀步骤及/或清洗步骤的损伤。一些实本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，其特征在于，包括：/n在一衬底上形成一第一介电层及多个第一导电结构，该第一介电层位于所述多个第一导电结构之间；/n在该第一介电层中及所述多个第一导电结构之间形成一沟槽；/n在该沟槽的一侧壁上及一底部形成一衬垫材料；/n在该沟槽中的该衬垫材料上形成一导电插塞；以及/n移除该衬垫材料以形成一空气间隙，其中该空气间隙位于该导电插塞和该第一介电层之间。/n

【技术特征摘要】
1.一种半导体装置的制造方法，其特征在于，包括：
在一衬底上形成一第一介电层及多个第一导电结构，该第一介电层位于所述多个第一导电结构之间；
在该第一介电层中及所述多个第一导电结构之间形成一沟槽；
在该沟槽的一侧壁上及一底部形成一衬垫材料；
在该沟槽中的该衬垫材料上形成一导电插塞；以及
移除该衬垫材料以形成一空气间隙，其中该空气间隙位于该导电插塞和该第一介电层之间。


2.如权利要求1所述的半导体装置的制造方法，其特征在于，该衬垫材料包括金属或金属氮化物，该导电插塞包括金属。


3.如申权利要求1所述的半导体装置的制造方法，其特征在于，该衬垫材料直接接触该导电插塞。


4.如权利要求1所述的半导体装置的制造方法，其特征在于，经由进行一干式腐蚀工艺以移除该衬垫材料。


5.如权利要求1所述的半导体装置的制造方法，其特征在于，移除该衬垫材料包括：
从该衬垫材料的一暴露顶表面朝向该衬底的方向腐蚀该衬垫材料，以部分地移除该衬垫材料，并形成该空气间隙以及位于该空气间隙之下的一衬层。


6.如权利要求5所述的半导体装置的制造方法，其特征在于，在该沟槽的该侧壁上形成该衬垫材料之前，该半导体装置的制造方法还包括：
在该沟槽中形成一欧姆接触层；
其...

【专利技术属性】
技术研发人员：简毅豪，竹迫寿晃，任楷，魏宏谕，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71