着陆垫结构及其制造方法技术

本发明专利技术提供一种着陆垫结构及其制造方法，所述着陆垫结构包括：衬底、多个着陆垫、防护环以及边缘图案。衬底包括晶胞区、周边区以及位于晶胞区与周边区之间的防护环区。着陆垫以六方最密堆积的形式排列在晶胞区中的衬底上。防护环以条状的形式配置在防护环区中的衬底上。边缘图案配置在晶胞区中并靠近防护环区的衬底上。

【技术实现步骤摘要】
着陆垫结构及其制造方法
本专利技术涉及一种半导体存储元件及其制造方法，尤其涉及一种着陆垫结构及其制造方法。
技术介绍
随着科技的进步，各类电子产品皆朝向轻薄短小的趋势发展。然而，在这趋势之下，DRAM的关键尺寸亦逐渐缩小，其导致电容器接触窗及其下方的着陆垫愈来愈密集且工艺愈来愈复杂。因此，本领域技术人员将致力于提升电容器接触窗及其下方的着陆垫的积集度，并简化制造步骤以及降低制造成本。
技术实现思路
本专利技术提供一种着陆垫结构及其制造方法，其可有效提升着陆垫的积集度，并简化制造步骤以及降低制造成本。本专利技术提供一种着陆垫结构，包括：衬底、多个着陆垫、防护环以及边缘图案。衬底包括晶胞区、周边区以及位于晶胞区与周边区之间的防护环区。着陆垫以六方最密堆积的形式排列在晶胞区中的衬底上。防护环以条状的形式配置在防护环区中的衬底上。边缘图案配置在晶胞区中并靠近防护环区的衬底上。本专利技术提供一种着陆垫结构的制造方法，其步骤如下。在衬底上依序形成导体层、第一含氮材料层、第一含碳材料层、第二含氮材料层、第二含碳材料层以及光致抗蚀剂图案；以光致抗蚀剂图案为蚀刻掩膜，移除部分第二含碳材料层，以形成第一掩膜图案；在第一掩膜图案的侧壁上形成第一间隙壁；移除第一掩膜图案；以第一间隙壁为蚀刻掩膜，移除部分第二含氮材料层，以形成第二掩膜图案；以第二掩膜图案为蚀刻掩膜，移除部分第一含碳材料层，以形成第三掩膜图案；在第三掩膜图案之间形成第二间隙壁；以及移除第三掩膜图案。所附附图作详细说明如下。r>附图说明图1A至图1L是本专利技术的一实施例的一种着陆垫结构的制造流程的上视示意图；图2A至图2L是沿着图1A至图1L的切线I-I’的剖面示意图；图3是沿着图1C的切线II-II’的剖面示意图；图4是沿着图1D的切线II-II’的剖面示意图；图5是本专利技术的另一实施例的一种着陆垫结构的上视示意图。具体实施方式图1A至图1L是本专利技术的一实施例的一种着陆垫结构的制造流程的上视示意图。图2A至图2L是沿着图1A至图1L的切线I-I’的剖面示意图。图3是沿着图1C的切线II-II’的剖面示意图。图4是沿着图1D的切线II-II’的剖面示意图。以下实施例的着陆垫结构及其制造方法可应用在动态随机存取存储器(DRAM)的电容器接触窗结构中，但本专利技术不以此为限。请参照图1A与图2A，本实施例提供一种着陆垫结构的制造方法，其步骤如下。首先，提供衬底100。在一实施例中，衬底100的材料例如是选自于由Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs与InP所组成的群组中的至少一种材料。在替代实施例中，衬底100可以是绝缘体上有半导体(semiconductor-on-insulator，SOI)衬底。在本实施例中，衬底100是硅衬底。具体来说，如图2A所示，衬底100包括晶胞区R1、周边区R2以及位于晶胞区R1与周边区R2之间的防护环区R3。在一实施例中，晶胞区R1可具有多个存储单元(例如是快闪存储器、DRAM、SRAM等)于其中；周边区R2可具有多个逻辑电路(例如是晶体管)于其中；而防护环区R3则具有防护环于其中。在其他实施例中，周边区R2亦可以有存储器于其中。在替代实施例中，防护环区R3环绕晶胞区R1，以保护晶胞区R1中的存储单元免受例如静电放电(ElectroStaticDischarge，ESD)的损坏。如图2A所示，在衬底100上形成复合层堆叠，其由下至上依序包括垫氧化物层(padoxidelayer)102、阻障层104、导体层106、第一含氮材料层108、第一含碳材料层110、第二含氮材料层112、第二含碳材料层114、抗反射层116以及光致抗蚀剂图案118。在一实施例中，垫氧化物层102可以是氧化硅层，其厚度约为3nm至5nm，其可利用化学气相沉积法(CVD)、炉管氧化法等方法来形成。在一实施例中，阻障层104的材料包括金属(例如Ti、Ta等)、金属硅化物(例如TiN、TaN等)或其组合，其厚度约为3nm至6nm，其可利用物理气相沉积法(PVD)、CVD等方法来形成。在一实施例中，导体层106的材料包括导体材料，例如是金属(例如W、Cu、AlCu等)、多晶硅、硅锗或其组合，其厚度约为15nm至40nm，其可利用PVD、CVD等方法来形成。在一实施例中，第一含氮材料层108的材料包括氮化物，例如是氮化硅、氮氧化硅或其组合，其厚度约为30nm至50nm，其可利用CVD或原子层沉积法(ALD)来形成。在一实施例中，第一含碳材料层110、第二含碳材料层114的材料分别包括碳化物，例如是类金刚石碳(Diamond-likecarbon，DLC)、非晶形碳膜(amorphouscarbonfilm，APF)、高选择性透明(HighselectivityTransparency，HST)膜或其组合，其厚度约为70nm至100nm，其可利用CVD来形成。在一实施例中，第二含氮材料层112的材料包括氮化物，例如是氮化硅、氮氧化硅或其组合，其厚度约为60nm至80nm，其可利用CVD来形成。在一实施例中，抗反射层116的材料包括有机聚合物、碳或氮氧化硅等，其厚度约为20nm至30nm，其可利用CVD来形成。在一实施例中，光致抗蚀剂图案118的材料包括正型光致抗蚀剂、负型光致抗蚀剂等，其可利用旋转涂布法与显影工艺来形成。值得注意的是，如图1A所示，光致抗蚀剂图案118包括光致抗蚀剂图案118a、118b。光致抗蚀剂图案118a包括位于晶胞区R1中的彼此分离的多个岛状图案。光致抗蚀剂图案118b包括位于防护环区R3中的沿着Y方向延伸的条状图案。请参照图1A-图1B与图2A-图2B，以光致抗蚀剂图案118为蚀刻掩膜，移除部分抗反射层116与部分第二含碳材料层114，以形成第一掩膜图案214。在此情况下，如图1B所示，第一掩膜图案214复制光致抗蚀剂图案118，其亦包括第一掩膜图案214a、214b。第一掩膜图案214a包括位于晶胞区R1中的彼此分离的多个岛状图案。第一掩膜图案214b包括位于防护环区R3中的沿着Y方向延伸的条状图案。在本实施例中，第二含氮材料层112可用以当作形成第一掩膜图案214的蚀刻停止层。也就是说，在移除部分第二含碳材料层114时，基本上不移除第二含氮材料层112或仅移除少量的第二含氮材料层112。另外，如图2B所示，第一掩膜图案214的顶面上仍残留部分抗反射层116a。请参照图1C、图2C以及图3，在衬底100上形成第一间隙壁材料120，以共形地覆盖第一掩膜图案214的顶面与侧壁。在一实施例中，第一间隙壁材料120包括介电材料，其可例如是氧化硅、氮化硅、氮氧化硅或其组合，其厚度约为30nm至50nm，其可利用ALD来形成。值得注意的是，如图1C所示，位于晶胞区R1中的第一掩膜图案214a是以六方最密堆积(hexagonalclosedpacking)的形式排列的柱状图案(从剖面图2C来看)或岛状图案(从上视图1C来本文档来自技高网...

【技术保护点】
1.一种着陆垫结构的制造方法，包括：/n在衬底上依序形成导体层、第一含氮材料层、第一含碳材料层、第二含氮材料层、第二含碳材料层以及光致抗蚀剂图案；/n以所述光致抗蚀剂图案为蚀刻掩膜，移除部分第二含碳材料层，以形成第一掩膜图案；/n在所述第一掩膜图案的侧壁上形成第一间隙壁；/n移除所述第一掩膜图案；/n以所述第一间隙壁为蚀刻掩膜，移除部分所述第二含氮材料层，以形成第二掩膜图案；/n以所述第二掩膜图案为蚀刻掩膜，移除部分所述第一含碳材料层，以形成第三掩膜图案；/n在所述第三掩膜图案之间形成第二间隙壁；以及/n移除所述第三掩膜图案。/n

【技术特征摘要】
1.一种着陆垫结构的制造方法，包括：
在衬底上依序形成导体层、第一含氮材料层、第一含碳材料层、第二含氮材料层、第二含碳材料层以及光致抗蚀剂图案；
以所述光致抗蚀剂图案为蚀刻掩膜，移除部分第二含碳材料层，以形成第一掩膜图案；
在所述第一掩膜图案的侧壁上形成第一间隙壁；
移除所述第一掩膜图案；
以所述第一间隙壁为蚀刻掩膜，移除部分所述第二含氮材料层，以形成第二掩膜图案；
以所述第二掩膜图案为蚀刻掩膜，移除部分所述第一含碳材料层，以形成第三掩膜图案；
在所述第三掩膜图案之间形成第二间隙壁；以及
移除所述第三掩膜图案。


2.根据权利要求1所述的着陆垫结构的制造方法，其中所述衬底包括晶胞区、周边区以及位于所述晶胞区与所述周边区之间的防护环区。


3.根据权利要求2所述的着陆垫结构的制造方法，其中形成在所述晶胞区中的所述第一掩膜图案包括多个柱状图案，其以六方最密堆积的形式排列。


4.根据权利要求3所述的着陆垫结构的制造方法，其中沿着X方向的柱状图案之间的所述第一间隙壁彼此连接，而沿着Y方向的柱状图案之间的所述第一间隙壁彼此分隔。


5.根据权利要求2所述的着陆垫结构的制造方法，还包...

【专利技术属性】
技术研发人员：林庚平，黑川哲治，欧阳自明，李书铭，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71