半导体器件及其形成方法技术

本发明专利技术涉及半导体器件，该半导体器件包括具有顶面和栅极堆叠件的衬底。栅极堆叠件包括位于衬底上的栅极介电层和位于栅极介电层上的栅电极。半导体器件还包括多间隔件结构。该多间隔件包括形成在栅极堆叠件的侧壁上的第一间隔件、第二间隔件和第三间隔件。第二间隔件包括形成在第一间隔件的侧壁上的第一部分和形成在衬底的顶面上的第二部分。第二间隔件的第二部分在第一方向上具有逐渐减小的厚度。第三间隔件形成在第二间隔件的第二部分上和衬底的顶面上。半导体器件还包括形成在衬底中的源极/漏极区域，并且第三间隔件的部分邻接源极/漏极区域和第二间隔件的第二部分。本发明专利技术的实施例还涉及形成半导体器件的方法。

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术的实施例涉及半导体器件及其形成方法。
技术介绍
半导体集成电路(IC)工业经历了指数型增长。IC材料和设计中的技术进步已经产生了多代IC，其中每一代都比上一代具有更小且更复杂的电路。在IC发展过程中，功能密度(例如，每芯片面积的互连器件的数量)已经普遍增加，而几何尺寸(例如，可以使用制造工艺产生的最小组件或线)已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。
技术实现思路
本专利技术的实施例提供了一种半导体器件，包括：衬底，包括顶面；栅极堆叠件，包括：栅极介电层，位于所述衬底上；以及栅电极，位于所述栅极介电层上；以及多间隔件结构，包括：第一间隔件，形成在所述栅极堆叠件的侧壁上；第二间隔件，包括形成在所述第一间隔件的侧壁上的所述第二间隔件的第一部分和形成在所述衬底的所述顶面上的所述第二间隔件的第二部分，其中，所述第二间隔件的所述第二部分在第一方向上具有逐渐减小的厚度；以及第三间隔件，形成在所述第二间隔件的所述第二部分上并且与所述衬底的所述顶面接触；以及源极/漏极区域，本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底，包括顶面；/n栅极堆叠件，包括：/n栅极介电层，位于所述衬底上；以及/n栅电极，位于所述栅极介电层上；以及/n多间隔件结构，包括：/n第一间隔件，形成在所述栅极堆叠件的侧壁上；/n第二间隔件，包括形成在所述第一间隔件的侧壁上的所述第二间隔件的第一部分和形成在所述衬底的所述顶面上的所述第二间隔件的第二部分，其中，所述第二间隔件的所述第二部分在第一方向上具有逐渐减小的厚度；以及/n第三间隔件，形成在所述第二间隔件的所述第二部分上并且与所述衬底的所述顶面接触；以及/n源极/漏极区域，形成在所述衬底中，其中，所述第三间隔件的部分邻接所述源极/漏极区域和所述第二间隔件...

【技术特征摘要】
20190131 US 62/799,453;20191120 US 16/690,0051.一种半导体器件，包括：
衬底，包括顶面；
栅极堆叠件，包括：
栅极介电层，位于所述衬底上；以及
栅电极，位于所述栅极介电层上；以及
多间隔件结构，包括：
第一间隔件，形成在所述栅极堆叠件的侧壁上；
第二间隔件，包括形成在所述第一间隔件的侧壁上的所述第二间隔件的第一部分和形成在所述衬底的所述顶面上的所述第二间隔件的第二部分，其中，所述第二间隔件的所述第二部分在第一方向上具有逐渐减小的厚度；以及
第三间隔件，形成在所述第二间隔件的所述第二部分上并且与所述衬底的所述顶面接触；以及
源极/漏极区域，形成在所述衬底中，其中，所述第三间隔件的部分邻接所述源极/漏极区域和所述第二间隔件的所述第二部分。


2.根据权利要求1所述的半导体器件，其中，所述第一间隔件在第二方向上的厚度基本均匀。


3.根据权利要求2所述的半导体器件，其中，所述第一间隔件的厚度在3nm和9nm之间。


4.根据权利要求1所述的半导体器件，其中，所述第一间隔件包括氮化硅。


5.根据权利要求1所述的半导体器件，其中，所述第二间隔件包括氧化硅。


6.根据权利要求1所述的半导体器件，其中，所述第二间隔件的所述第一部分在第二方向上的厚度在1nm和4nm之间。


7.根据权利要求1所述的半...

【专利技术属性】
技术研发人员：蔡俊雄，万幸仁，游国丰，叶明熙，沙哈吉·B摩尔，林佑明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71