具有集成缓冲器电路的超结MOSFET制造技术

本发明专利技术题为“具有集成缓冲器电路的超结MOSFET”。本文所公开的实施方案的系统和方法包括半导体器件，该半导体器件包括具有栅极结构的N掺杂柱，该栅极结构被配置为响应于栅极电压信号来控制漏极和源极之间的信号。半导体器件还可以包括具有电容性结构的P掺杂柱。电容性结构将P掺杂柱电容耦接到栅极结构以减少栅极电压信号中的振铃。

【技术实现步骤摘要】
具有集成缓冲器电路的超结MOSFET
本公开涉及半导体器件，更具体地，涉及超结MOSFET。
技术介绍
在某些条件下，基于超结原理(“超结MOSFET”)的功率MOSFET和其他半导体器件可能在其接通和断开时受到电信号中的振铃的影响。在接通期间，振铃是器件从零电流开始然后斜线上升到工作电流的物理限制的结果。在理想(理论)开关中，当器件通过输入信号接通/启动时，输出电流立即从零转变为工作电流。然而，物理器件可能具有存在于输出电流中的振铃条件，该输出电流在到达工作电流值之前在高电流和低电流之间快速振荡持续几分之一秒。同时，通常由于受影响的系统中的寄生电感，电流振铃可能引起电压振铃(ringing)。器件断开时可能会遇到类似问题。该振铃可能通过导致电压过载或甚至雪崩击穿状况而引起问题和/或影响器件。控制电路的故障也可以通过从器件的输入反馈回到控制器中而发生。先前已经通过使用缓冲器网络减缓电流信号的切换来解决该问题，该缓冲器网络通常包括电容器并且可能包括电阻器。然而，缓冲器网络耗尽半导体管芯的有限区域的量，并且在制造过程中可能需要附加步骤，这些本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/nN掺杂柱，所述N掺杂柱包括栅极结构，所述栅极结构被配置为响应于栅极电压信号来控制漏极和源极之间的信号；和/nP掺杂柱，所述P掺杂柱包括电容性结构，其中所述电容性结构将所述P掺杂柱电容耦接到所述栅极结构以减少所述栅极电压信号中的振铃。/n

【技术特征摘要】
20190131 US 62/799,158;20190625 US 16/451,2881.一种半导体器件，包括：
N掺杂柱，所述N掺杂柱包括栅极结构，所述栅极结构被配置为响应于栅极电压信号来控制漏极和源极之间的信号；和
P掺杂柱，所述P掺杂柱包括电容性结构，其中所述电容性结构将所述P掺杂柱电容耦接到所述栅极结构以减少所述栅极电压信号中的振铃。


2.根据权利要求1所述的器件，其中所述栅极结构包括围绕导电材料的栅极氧化物，并且所述电容性结构包括围绕导电材料的氧化物。


3.根据权利要求1所述的器件，其中所述栅极氧化物和所述氧化物具有不同的厚度。


4.根据权利要求1所述的器件，还包括在所述P掺杂柱和源极板之间的柱接触件，以及在所述N掺杂柱和所述源极板之间的源...

【专利技术属性】
技术研发人员：G·H·罗切尔特，J·罗伊格吉塔特，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国;US