用于嵌入式多管芯互连桥的电力输送方法及其组装方法技术

嵌入式多管芯互连桥（EMIB）管芯被配置有到EMIB管芯的中心的电力输送，并且电力被分配给跨EMIB管芯互连的两个管芯。

【技术实现步骤摘要】
【国外来华专利技术】用于嵌入式多管芯互连桥的电力输送方法及其组装方法优先权申请本申请要求保护2018年3月27日提交的、序列号为15/937411的美国申请的优先权利益，该申请通过引用以其整体被并入在本文中。
本公开涉及用于半导体装置封装的嵌入式多管芯互连桥架构的电力输送。
技术介绍
封装期间的半导体装置小型化包含允许管芯之间高速和小体积互连以及向管芯输送电力的挑战。附图说明在附图的图中，通过示例而非限制的方式图示了所公开的实施例，附图中相似的附图标记可指类似的元件，附图中：图1是根据一实施例的嵌入式多管芯互连桥管芯的顶部平面图，其暴露了用于两个半导体装置之间互连的微通孔阵列；图1A是根据一实施例的沿着剖面线1A-1A截取的图1中描绘的桥管芯的金属化的投影和横截面局部切割正视图；图1B是根据一实施例的从图1中沿着剖面线1B-1B截取的桥管芯的金属化的投影和横截面局部切割正视图；图2是根据一实施例的嵌入式多管芯互连桥封装的横截面切割和投影透视图；图3是根据一实施例的互连桥管芯310的顶部本文档来自技高网...

【技术保护点】
1.一种嵌入式多管芯互连桥封装，包括：/n居中地位于嵌入式多管芯互连桥（EMIB）管芯上的电力洪泛区，其中所述EMIB管芯被嵌入在半导体装置封装中；/n所述电力洪泛区上的第一电力输送通孔，其中所述第一电力输送通孔是所述EMIB管芯的互连表面上的金属化的一部分；/n在所述电力洪泛区上和所述金属化内的后续电力输送通孔；/n所述金属化内的电力轨，其中所述电力轨接触所述第一和后续电力输送通孔；/n接触所述电力轨的第一电力分配通孔，其中所述第一电力分配通孔从管芯第一侧处的所述金属化显现；以及/n接触所述电力轨的后续电力分配通孔，其中所述后续电力分配通孔从管芯后续侧处的所述金属化显现。/n

【技术特征摘要】
【国外来华专利技术】20180327 US 15/937,4111.一种嵌入式多管芯互连桥封装，包括：
居中地位于嵌入式多管芯互连桥（EMIB）管芯上的电力洪泛区，其中所述EMIB管芯被嵌入在半导体装置封装中；
所述电力洪泛区上的第一电力输送通孔，其中所述第一电力输送通孔是所述EMIB管芯的互连表面上的金属化的一部分；
在所述电力洪泛区上和所述金属化内的后续电力输送通孔；
所述金属化内的电力轨，其中所述电力轨接触所述第一和后续电力输送通孔；
接触所述电力轨的第一电力分配通孔，其中所述第一电力分配通孔从管芯第一侧处的所述金属化显现；以及
接触所述电力轨的后续电力分配通孔，其中所述后续电力分配通孔从管芯后续侧处的所述金属化显现。


2.如权利要求1所述的EMIB封装，其中所述金属化包含四个金属化级，所述四个金属化级包含金属-1（M1）、M2、M3和M4，并且其中所述电力轨布置在M1、M2、M3和M4之一处，所述金属化进一步包含布置在没有被所述电力轨占据的M1、M2、M3和M4之一处的接地轨。


3.如权利要求1所述的EMIB封装，进一步包含：
第一管芯侧的所述金属化内的第一接地通孔；
后续管芯侧内的后续接地通孔；以及
所述金属化内的接地轨，所述接地轨接触相应的第一和后续接地通孔。


4.一种半导体装置封装，包括：
布置在封装衬底中的桥管芯，其中所述桥管芯包含互连表面处的金属化；
耦合到所述桥管芯的第一半导体装置，其中所述第一半导体装置在所述金属化的第一部分之上投影第一占用面积；以及
耦合到所述桥管芯的后续半导体装置，其中所述后续半导体装置在所述金属化的后续部分之上投影后续占用面积；以及
其中所述金属化包含将第一电力输送通孔耦合到电力轨并且耦合到第一管芯电力分配通孔的电力洪泛区，所述第一管芯电力分配通孔被耦合到所述第一半导体装置，其中电力洪泛区将后续电力输送通孔耦合到所述电力轨并且耦合到后续管芯电力分配通孔，所述后续管芯电力分配通孔被耦合到所述后续半导体装置，并且其中所述电力洪泛区布置在所述第一电力分配通孔和所述后续电力分配通孔之间。


5.如权利要求4所述的半导体装置封装，其中所述第一电力分配通孔是多于一个的第一电力分配通孔之一，其中所述后续电力分配通孔是多于一个的后续电力分配通孔之一，并且其中所述多于一个的第一电力分配通孔比所述多于一个的后续电力分配通孔更多。


6.如权利要求4所述的半导体装置封装，进一步包含：
布置在所述第一占用面积内的第一接地通孔；
布置在所述后续占用面积内的后续接地通孔；以及
所述金属化内的接地轨，所述接地轨接触相应的第一和后续接地通孔。


7.如权利要求4所述的半导体装置封装，其中所述金属化包含四个金属化级，所述四个金属化级包含金属-1（M1）、M2、M3和M4，并且其中所述电力轨布置在M1、M2、M3和M4之一处，所述金属化进一步包含布置在没有被所述电力轨占据的M1、M2、M3和M4之一处的接地轨。


8.如权利要求4所述的半导体装置封装，其中所述金属化包含四个金属化级，所述四个金属化级包含金属-1（M1）、M2、M3和M4，并且其中所述电力轨布置在M1、M2、M3和M4之一处，所述金属化进一步包含布置在没有被所述电力轨占据的M1、M2、M3和M4之一处的接地轨，所述金属化进一步包含配置有输入/输出轨的所述金属化级中的两个。


9.如权利要求4所述的半导体装置封装，其中所述第一半导体装置是逻辑管芯，并且所述后续半导体装置是存储器管芯。


10.如权利要求4所述的半导体装置封装，其中所述电力洪泛区是第一（VCC1）电力洪泛区，所述半导体装置封装进一步包含第二（VCC2）电力洪泛区，并且其中所述VCC2电力洪泛区布置在所述第一占用面积和所述后续占用面积之间。


11.如权利要求4所述的半导体装置封装，其中所述电力洪泛区是第一（VCC1）电力洪泛区，所述半导体装置封装进一步包含：
第二（VCC2）电力洪泛区，其中所述VCC2电力洪泛区布置在所述第一占用面积和所述后续占用面积之间，并且其中所述VCC2电力洪泛区包含由所述VCC1电力洪泛区分开的两个VCC2洪泛区；
第一多个电力迹线，所述第一多个电力迹线从所述两个VCC2电力洪泛区中的一个延伸到所述第一占用面积中；以及
后续多个电力...

【专利技术属性】
技术研发人员：A科林斯，D马利克，MJ马努沙罗，谢建勇，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US