半导体存储装置制造方法及图纸

实施方式提供一种可使存储器柱体的上部与下部2个柱体间的连接变得良好的半导体存储装置。一实施方式的半导体存储装置具备：多个第1导电体层，在第1方向上积层；第2导电体层，设置在所述第1导电体层的上方；第1半导体层，在所述多个第1导电体层内在所述第1方向上延伸；第2半导体层，包含在所述第2导电体层内在所述第1方向上延伸的第1部分、及与所述第1方向正交的截面上的直径大于所述第1部分的第2部分；及第1电荷储存层，配置在所述多个第1导电体层与所述第1半导体层之间。所述第1电荷储存层的上端与所述第1半导体层的上端相比，在所述第1方向朝上突出。

【技术实现步骤摘要】
半导体存储装置[相关申请案]本申请案享有以日本专利申请案第2019-38413号(申请日:2019年3月4日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
实施方式涉及一种半导体存储装置。
技术介绍
作为能够非易失性存储数据的半导体存储装置，已知有NAND快闪存储器。如该NAND快闪存储器的半导体存储装置中，为了高集成化、大容量化而一直采用3维存储器结构。该3维存储器结构中，已知有将上部与下部的2个柱体连接而构成存储器柱体的结构。
技术实现思路
实施方式提供一种存储器柱体的上部与下部的2个柱体间的连接良好的半导体存储装置。一个实施方式的半导体存储装置具备：多个第1导电体层，在第1方向上积层；第2导电体层，设置在所述第1导电体层的上方；第1半导体层，在所述多个第1导电体层内在所述第1方向上延伸；第2半导体层，包含在所述第2导电体层内在所述第1方向上延伸的第1部分、及与所述第1方向正交的截面上的直径大于所述第1部分的第2部分；及第1电荷储存层，配置在所述多个第本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，其特征是具有：/n多个第1导电体层，在第1方向上积层；/n第2导电体层，设置在所述第1导电体层的上方；/n第1半导体层，在所述多个第1导电体层内在所述第1方向上延伸；/n第2半导体层，包含在所述第2导电体层内在所述第1方向上延伸的第1部分、及与所述第1方向正交的截面上的直径大于所述第1部分的第2部分，且在所述第2部分中与所述第1导电体层相接；及/n第1电荷储存层，配置在所述多个第1导电体层与所述第1半导体层之间；/n所述第1电荷储存层的上端与所述第1半导体层的上端相比，在所述第1方向朝上突出。/n

【技术特征摘要】
20190304 JP 2019-0384131.一种半导体存储装置，其特征是具有：
多个第1导电体层，在第1方向上积层；
第2导电体层，设置在所述第1导电体层的上方；
第1半导体层，在所述多个第1导电体层内在所述第1方向上延伸；
第2半导体层，包含在所述第2导电体层内在所述第1方向上延伸的第1部分、及与所述第1方向正交的截面上的直径大于所述第1部分的第2部分，且在所述第2部分中与所述第1导电体层相接；及
第1电荷储存层，配置在所述多个第1导电体层与所述第1半导体层之间；
所述第1电荷储存层的上端与所述第1半导体层的上端相比，在所述第1方向朝上突出。


2.根据权利要求1所述的半导体存储装置，其特征是更具备
配置在所述第1半导体层与所述第2导电体层之间，且配置在所述第1电荷储存层与所述第2半导体层的所述第2部分之间的第1绝缘体层。


3.根据权利要求1所述的半导体存储装置，其特征是
所述第2半导体层的所述第2部分在内部具备气隙。


4.根据权利要求1所述的半导体存储装置，其特征是
所述第1半导体层的直径大于所述第2半导体层的所述第1部分...

【专利技术属性】
技术研发人员：鹿嶋孝之，
申请(专利权)人：东芝存储器株式会社，
类型：新型
国别省市：日本;JP