一种可降低导通电阻并增加安全工作区的功率半导体器件制备方法技术

一种可降低导通电阻并增加安全工作区的功率半导体器件制备方法，步骤如下：在由N缓冲层和N漂移区组成的N型半导体基片上通过离子注入制作N+补偿注入区域；2)在N漂移区表面制作栅电极；3)用自对准工艺，以栅电极为掩蔽层，在N+补偿注入区域表面进行P+离子注入并将其扩散至N+补偿注入区域下方，形成P‑body区、P+埋层、N+掺杂区；再依据常规工艺制作N+源区、P+接触层、金属电极及金属引线。其优点在于只增加一个光刻版及一次补偿注入、推进工艺，同时引入P+埋层及N+掺杂区。同时增大器件的安全工作区，降低R

【技术实现步骤摘要】
一种可降低导通电阻并增加安全工作区的功率半导体器件制备方法
本专利技术涉及电力电子
，尤其涉及降低半导体器件中导通电阻和寄生晶体管作用的工艺方法。
技术介绍
金属氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)，是一种可以广泛使用在模拟电路和数字电路的场效应晶体管。它是一个npn或者pnp的两层pn结结构，但是在中间的半导体层上加载了一个由氧化层和导电材料形成的栅电极，通过栅电极可以控制MOS器件的开通与关断，从而实现对电路的控制。MOS器件由于其栅极输入阻抗无限大(栅氧化层的隔离性)，所以更省电更易驱动，不仅被广泛的应用于微处理器、微控制器等数字信号处理场合，也越来越多地被应用于模拟集成电路中。MOS工作时会处在导通或关断状态，在导通时，MOS的能量损耗与它的导通电压息息相关，而导通电压与器件的导通电阻是一个正向关系，所以，要降低器件的导通损耗，就应该降低器件导通电阻。其次，因为MOS器件内部总有一个寄生晶体管，要保持MOS正常安全的工作，必须要避免寄生晶体管的开通，否则会导致器件的导通电流上升且不受栅电极控制，最终导致器件的损坏。传统的n沟道纵向MOS器件如图1，可以看到图1中纵向是由N+源极11、P-body、N漂移区和N+漏极12构成的3层2结结构，电流导通时电子从源极经过沟道(P-body被栅电极13覆盖的区域)流入N漂移区，再被漏极接收。根据电流的流通路径，导通电阻主要包含以下几个部分：Rch，Racc，RJFET，Rdrift，Rdrain等。导通时，Racc因为电流流通截面较小，所以对导通电阻贡献较大；同时，因为导通时J2(Junction2)反偏产生耗尽层，耗尽层会压缩导通时电流在N漂移区的流通横截面，导致RJFET导通电阻增加，也增加MOS的导通损耗；可见Racc和RJFET对导通电阻的贡献都是不可忽略的。那么，能够降低这两个区域的导通电阻，将对减少器件的导通能量有十分重要的意义，一个解决办法就是在Racc区域引入N+掺杂区来减少漂移区的导通电阻。另外，当P-body中不可避免的流过较大电流时，会在P-body中产生ΔV的压降，当此压降超过J1(Junction1)结的导通电压时，就会触发npn寄生晶体管导通。常规方法是在P-body中加入高掺杂的P+接触层，将电流从P+接触层引流出去，但当流过大电流时，其中的杂散电流流经P-body时仍有可能触发J1结开通。针对上述不足，人们可以通过在P-body中引入P+埋层来减少寄生晶体管效应，但是传统的P+埋层工艺，需要在形成埋层之后的衬底表面再长外延层，工艺复杂；并且在后续的高温处理过程中，埋层杂质可能发生再扩散，很难实现埋层范围和浓度的精确控制。本专利技术提出，只需要增加一张版和一次补偿注入、推进工艺，就可以实现P-body中P+埋层的自掺杂且增加P-body外围的N+掺杂区，这样可以增大器件安全工作区并同时降低器件的导通电阻。
技术实现思路
本专利技术所要解决的技术问题是提供一种新型的工艺制备方法，仅需要增加一张光刻版和一次补偿注入、推进工艺，可以同时实现引入P+埋层并在P-body外围增加N+掺杂区两种功能，这样可以在降低器件的导通电阻的同时减弱寄生晶体管作用，增加安全工作区，使器件性能增加。它的原理是：在表面增加一个N+补偿注入区的注入和推进工艺，这样P-body表面区域就叠加一个浅的N+补偿注入区，有了浅N+补偿注入区来补偿P-body表面的浓度，那么P-body的浓度可以做的更高，那么最终P-body的内部浓度可以比沟道区的更高。这样，就通过P-body自掺杂的方式实现了P+埋层的植入。同时，因为N+补偿注入区的注入范围比P-body的更大，所以在P-body外围也引入了N+掺杂区。为解决上述技术问题，本专利技术提供的技术方案是可降低通电阻并增加安全工作区的功率半导体器件制备方法，步骤包括如下：1)制作N+补偿注入区域：选择由N缓冲层和N漂移区组成的N型半导体基片，N漂移区浓度低于N缓冲层浓度；在N漂移区表面边缘区域制作掩蔽层，然后通过离子注入方式进行N+离子注入，去掉掩蔽层，对其进行推进扩散形成N+补偿注入区域；2)制作栅电极：成长栅氧化层，刻蚀栅氧化层使其覆盖N漂移区表面及N+补偿注入区域外围，在栅氧化层上沉积多晶硅层形成栅电极；3)制作P-body区、P+埋层及N+掺杂区：用自对准工艺，以栅电极为掩蔽层，在N+补偿注入区域表面进行P+离子注入并进行推进扩散，将注入的P+离子推进扩散至N+补偿注入区域下方，P+离子推进范围即为P-body区，P-body与N+补偿注入区相互补偿使P-body表面成为P-区；N+补偿注入区域以外的下方P-body区为P+埋层；P+离子注入时未扩散至的N+补偿注入区域则为N+掺杂区；步骤1)中制作N+补偿注入区域的离子注入杂质扩散系数小于步骤3)中制作P-body离子注入杂质扩散系数。4)制作N+源区：在栅电极间的P-离子区表面制作光刻胶掩蔽层，在栅电极与光刻胶掩蔽层间留出N+源区注入区，进行N+离子注入，去掉光刻胶掩蔽层后推进扩散形成N+源区；5)制作P+接触层：在N+源区表面处及其位于其内侧的P-离子区部分表面处沉积光刻胶，在光刻胶间留有P+接触层注入区；将栅电极及沉积的光刻胶作为掩蔽层，进行P+离子注入形成P+接触层注入区，然后去掉光刻胶，对P+接触层注入区进行推进扩散形成P+接触层；6)在基片上下表面沉积金属，制作金属电极及金属引线，再进行合金化即可。所述P+埋层的浓度要求比最终的P-body表面区域浓度高1-5个量级；N+补偿注入区的浓度低于原始P-body表面区域的浓度，但高于N漂移区的浓度。在制作IGBT半导体器件时，在步骤5)后，步骤6)之前，在N缓冲层表面进行P+离子注入形成集电区。在制作P型器件时，将上述各步骤涉及的N型类型换为P型类型，P型类型换成N型类型即可。也可以先在半导体基片上制作P-body区域，然后再进行N+补偿注入,一次性形成P+埋层、N+掺杂区。其制备方法具体如下：1)制作P-body区域：选择由N缓冲层和N漂移区组成的N型半导体基片，N漂移区浓度低于N缓冲层浓度；在N漂移区表面制作光刻胶掩蔽层，留出P-body注入区，然后通过离子注入方式进行P+离子注入，去掉掩蔽层，对其进行推进扩散形成P-body区域；2)制作P+埋层、N掺杂区：在N漂移区表面边缘处制作光刻胶掩蔽层，P-body区域表面与掩蔽层间留有N+补偿注入区；在N+补偿注入区进行N+离子注入，去掉掩蔽层，再进行N+离子推进扩散，N+离子推进扩散的深度小于P-body区域的深度；N+离子推进扩散过程中，会与P-body区有部分重叠，其中未被N+离子扩散至的P-body区域成为P+埋层，P-body区域外的N+补偿注入推进扩散区则为N+掺杂区；步骤1)中制作P-body区域的离子注入杂质扩散系数大于步骤2)中制作N+补偿注入区的离子注本文档来自技高网...

【技术保护点】
1.一种可降低导通电阻并增加安全工作区的功率半导体器件制备方法，步骤包括如下：/n1)制作N+补偿注入区：选择由N缓冲层和N漂移区组成的N型半导体基片，N漂移区浓度低于N缓冲层浓度；在N漂移区表面边缘区域制作掩蔽层，留出N+补偿注入区，然后通过离子注入方式进行N+离子注入，去掉掩蔽层，对其进行推进扩散形成N+补偿注入区；/n2)制作栅电极：成长栅氧化层，刻蚀栅氧化层使其覆盖N漂移区表面及N+补偿注入区域外围，在栅氧化层上沉积多晶硅层形成栅电极；/n3)制作P-body区、P+埋层及N+掺杂区：用自对准工艺，以栅电极为掩蔽层，在N+补偿注入区域表面进行P+离子注入并进行推进扩散，将注入的P+离子推进扩散至N+补偿注入区域下方，P+的推进范围即为P-body区，P-body区在N+补偿注入区域下方形成的P+离子区为P+埋层；P+离子注入时未扩散至的N+补偿注入区域则为N+掺杂区；/n4)依据常规工艺依次制作N+源区、P+接触层、在基片上下表面沉积金属，制作金属电极及金属引线，再进行合金化即可。/n

【技术特征摘要】
1.一种可降低导通电阻并增加安全工作区的功率半导体器件制备方法，步骤包括如下：
1)制作N+补偿注入区：选择由N缓冲层和N漂移区组成的N型半导体基片，N漂移区浓度低于N缓冲层浓度；在N漂移区表面边缘区域制作掩蔽层，留出N+补偿注入区，然后通过离子注入方式进行N+离子注入，去掉掩蔽层，对其进行推进扩散形成N+补偿注入区；
2)制作栅电极：成长栅氧化层，刻蚀栅氧化层使其覆盖N漂移区表面及N+补偿注入区域外围，在栅氧化层上沉积多晶硅层形成栅电极；
3)制作P-body区、P+埋层及N+掺杂区：用自对准工艺，以栅电极为掩蔽层，在N+补偿注入区域表面进行P+离子注入并进行推进扩散，将注入的P+离子推进扩散至N+补偿注入区域下方，P+的推进范围即为P-body区，P-body区在N+补偿注入区域下方形成的P+离子区为P+埋层；P+离子注入时未扩散至的N+补偿注入区域则为N+掺杂区；
4)依据常规工艺依次制作N+源区、P+接触层、在基片上下表面沉积金属，制作金属电极及金属引线，再进行合金化即可。


2.一种可降低导通电阻并增加安全工作区的功率半导体器件制备方法，步骤包括如下：
1)制作P-body区域：选择由N缓冲层和N漂移区组成的N型半导体基片，N漂移区浓度低于N缓冲层浓度；在N漂移区表面制作光刻胶掩蔽层，留出P-body注入区，然后通过离子注入方式进行P+离子注入，去掉掩蔽层，对其进行推进扩散形成P-body区域；
2)制作P+埋层、N掺杂区：在N漂移区表面边缘处制作光刻胶掩蔽层，P-body区域表面与掩蔽层间留有N+补偿注入区；在N+补偿注入区进行N+离子注入，去掉掩蔽层，再进行N+离子推进扩散，N...

【专利技术属性】
技术研发人员：张弦，弓小武，田鸿昌，何晓宁，陈晓炜，
申请(专利权)人：陕西半导体先导技术中心有限公司，
类型：发明
国别省市：陕西;61