一种NOR闪存的读取电路制造技术

本申请公开了一种NOR闪存的读取电路，包括参考电压生成模块和比较输出模块；参考电压生成模块包括第一电流源、与第一电流源串联的第一电流转电压电路、与第一电流转电压电路的输出端连接的缓冲电路，缓冲电路的输出端作为参考电压生成模块的输出端，用于进行电路缓冲并根据第一电流转电压电路的输出电压生成参考电压；比较输出模块分别与NOR存储阵列和参考电压生成模块的输出端连接，用于获取NOR存储阵列的存储状态电压信号，并将存储状态电压信号与参考电压的比较结果信号作为读取结果信号进行输出。本申请利用设置有缓冲电路的参考电压生成模块输出参考电压，有效地提高了读取速度，并且结构简单，节省了芯片面积。

【技术实现步骤摘要】
一种NOR闪存的读取电路
本申请涉及电力电子
，特别涉及一种NOR闪存的读取电路。
技术介绍
闪存(FlashMemory)是一种非易失性(断电不丢失数据)存储器，在数据存储中得到了广泛应用。常见的闪存有NOR型和NAND型，其中，NOR型闪存的基本存储单元是bit，有独立的地址线和数据线，适用于频繁随机读写的场合，例如手机内存等。随着电子技术的发展，人们对闪存读取速度和芯片面积的要求越来越高。鉴于此，提供一种满足用户更高要求的NOR闪存的读取电路，是本领域技术人员所亟需关注的。
技术实现思路
本申请的目的在于提供一种NOR闪存的读取电路，以便有效地提高读取速度并简化电路结构、节省芯片面积，进而提高产品经济效益。为解决上述技术问题，本申请公开了一种NOR闪存的读取电路，包括参考电压生成模块和比较输出模块；所述参考电压生成模块包括第一电流源、与所述第一电流源串联的第一电流转电压电路、与所述第一电流转电压电路的输出端连接的缓冲电路，所述缓冲电路的输出端作为所述参考电压生成模块的输出端，用于进行电路缓冲并根据所述第一电流转电压电路的输出电压生成参考电压；所述比较输出模块分别与NOR存储阵列和所述参考电压生成模块的输出端连接，用于获取所述NOR存储阵列的存储状态电压信号，并将所述存储状态电压信号与所述参考电压的比较结果信号作为读取结果信号进行输出。可选地，所述NOR存储阵列为W×K阵列，所述比较输出模块包括K个比较输出单元；W为所述NOR存储阵列的字线总数，K为所述NOR存储阵列的位线总数；所述比较输出单元包括比较器和第二电流转电压电路；所述比较器的正相输入端与所述参考电压生成模块的输出端连接，所述比较器的反相输入端与所述第二电流转电压电路的输出端连接，所述比较器的输出端作为所述比较输出模块的一个输出端；所述第二电流转电压电路的输入端作为所述比较输出模块的一个输入端，用于与所述NOR存储阵列的一个输出端连接。可选地，所述第一电流转电压电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、预充电NMOS管、第一电阻和第二电阻；所述第一PMOS管的栅极与所述第二PMOS管的栅极连接，作为所述第一电流转电压电路的使能端；所述第一PMOS管的源极、所述第二PMOS管的源极均与第一电源连接，所述第一PMOS管的漏极与所述第一电阻的第一端连接；所述第二PMOS管的漏极与所述第二电阻的第一端连接；所述第一电阻的第二端与所述第一NMOS管的漏极连接，并作为所述第一电流转电压电路的输出端；所述第二电阻的第二端、所述第二NMOS管的栅极和漏极均与所述第一NMOS管的栅极连接；所述第二NMOS管的源极、所述预充电NMOS管的源极均与所述第三NMOS管的漏极和栅极连接，所述第三NMOS管的源极接地；所述预充电NMOS管的栅极作为所述第一电流转电压电路的预充电控制端，所述预充电NMOS管的漏极与所述第一NMOS管的源极连接，并作为所述第一电流转电压电路的输入端。可选地，所述缓冲电路具体为单级放大器电路或者多级放大器电路。可选地，所述缓冲电路包括第三PMOS管、第四PMOS管、第四NMOS管、第五NMOS管和第二电流源；所述第三PMOS管的源极、所述第四PMOS管的源极均与第一电源连接；所述第三PMOS管的栅极和漏极、所述第四PMOS管的栅极均与所述第四NMOS管的漏极连接；所述第五NMOS管的漏极和栅极均与所述第四PMOS管的漏极连接，并作为所述缓冲电路的输出端；所述第四NMOS管的栅极作为所述缓冲电路的输入端，所述第四NMOS管的源极、所述第五NMOS管的源极均与所述第二电流源的输入端连接，所述第二电流源的输出端接地。可选地，所述比较器包括预放大电路和两级比较器电路；所述预放大电路用于对所述参考电压和所述存储状态电压信号进行放大，所述两级比较器电路的输入端与所述预放大电路的输出端连接，用于生成并输出所述比较结果信号。可选地，所述两级比较器电路包括第五PMOS管、第六PMOS管、第七PMOS管、第六NMOS管、第七NMOS管、第三电流源和第四电流源；所述第五PMOS管的源极、所述第六PMOS管的源极、所述第七PMOS管的源极均与第一电源连接；所述第五PMOS管的栅极和漏极、所述第六PMOS管的栅极均与所述第六NMOS管的漏极连接；所述第六PMOS管的漏极、所述第七PMOS管的栅极均与所述第七NMOS管的漏极连接；所述第六NMOS管的栅极作为所述两级比较器电路的反相输入端；所述第七NMOS管的栅极作为所述两级比较器电路的正相输入端；所述第六NMOS管的源极、所述第七NMOS管的源极均与所述第三电流源的输入端连接，所述第三电流源的输出端接地；所述第七PMOS管的漏极与所述第四电流源的输入端连接，并作为所述两级比较器电路的输出端，所述第四电流源的输出端接地。可选地，所述预放大电路包括第三电阻、第四电阻、第八NMOS管、第九NMOS管和第五电流源；所述第三电阻的第一端、所述第四电阻的第一端均与第一电源连接；所述第八NMOS管的栅极作为所述预放大电路的反相输入端，所述第九NMOS管的栅极作为所述预放大电路的正相输入端；所述第三电阻的第二端与所述第八NMOS管的漏极连接，并用于与所述两级比较器电路的反相输入端连接；所述第四电阻的第二端与所述第九NMOS管的漏极连接，并用于与所述两级比较器电路的正相输入端连接；所述第八NMOS管的源极、所述第九NMOS管的源极均与所述第五电流源的输入端连接，所述第五电流源的输出端接地。可选地，所述预放大电路包括第一电流镜、第二电流镜、第八NMOS管、第九NMOS管和第五电流源；所述第一电流镜的输入端、所述第二电流镜的输入端均与第一电源连接；所述第一电流镜的第一输出端、所述第二电流镜的第一输出端均与所述第八NMOS管的漏极连接，并用于与所述两级比较器电路的反相输入端连接；所述第一电流镜的第二输出端、所述第二电流镜的第二输出端均与所述第九NMOS管的漏极连接，并用于与所述两级比较器电路的正相输入端连接；所述第八NMOS管的源极、所述第九NMOS管的源极均与所述第五电流源的输入端连接，所述第五电流源的输出端接地。可选地，所述第一电流镜和所述第二电流镜均为共栅共源电流镜。本申请所提供的NOR闪存的读取电路，包括参考电压生成模块和比较输出模块；所述参考电压生成模块包括第一电流源、与所述第一电流源串联的第一电流转电压电路、与所述第一电流转电压电路的输出端连接的缓冲电路，所述缓冲电路的输出端作为所述参考电压生成模块的输出端，用于进行电路缓冲并根据所述第一电流转电压电路的输出电压生成参考电压；所述比较输出模块分别与NOR存储阵列和所述参考电压生成模块的输出端连接，用于获取所述NOR存储阵列的存储状态电压信号，并将所述存储状态电压信号与所述参考电压的比较结果信号作为读取结果信号进行输出。可见，本申请所提供的NOR闪存的读取电路，利用设置有缓冲电路的参考电压生成模块输出参考本文档来自技高网...

【技术保护点】
1.一种NOR闪存的读取电路，其特征在于，包括参考电压生成模块和比较输出模块；/n所述参考电压生成模块包括第一电流源、与所述第一电流源串联的第一电流转电压电路、与所述第一电流转电压电路的输出端连接的缓冲电路，所述缓冲电路的输出端作为所述参考电压生成模块的输出端，用于进行电路缓冲并根据所述第一电流转电压电路的输出电压生成参考电压；/n所述比较输出模块分别与NOR存储阵列和所述参考电压生成模块的输出端连接，用于获取所述NOR存储阵列的存储状态电压信号，并将所述存储状态电压信号与所述参考电压的比较结果信号作为读取结果信号进行输出。/n

【技术特征摘要】
1.一种NOR闪存的读取电路，其特征在于，包括参考电压生成模块和比较输出模块；
所述参考电压生成模块包括第一电流源、与所述第一电流源串联的第一电流转电压电路、与所述第一电流转电压电路的输出端连接的缓冲电路，所述缓冲电路的输出端作为所述参考电压生成模块的输出端，用于进行电路缓冲并根据所述第一电流转电压电路的输出电压生成参考电压；
所述比较输出模块分别与NOR存储阵列和所述参考电压生成模块的输出端连接，用于获取所述NOR存储阵列的存储状态电压信号，并将所述存储状态电压信号与所述参考电压的比较结果信号作为读取结果信号进行输出。


2.根据权利要求1所述的NOR闪存的读取电路，其特征在于，所述NOR存储阵列为W×K阵列，所述比较输出模块包括K个比较输出单元；W为所述NOR存储阵列的字线总数，K为所述NOR存储阵列的位线总数；
所述比较输出单元包括比较器和第二电流转电压电路；所述比较器的正相输入端与所述参考电压生成模块的输出端连接，所述比较器的反相输入端与所述第二电流转电压电路的输出端连接，所述比较器的输出端作为所述比较输出模块的一个输出端；所述第二电流转电压电路的输入端作为所述比较输出模块的一个输入端，用于与所述NOR存储阵列的一个输出端连接。


3.根据权利要求1所述的NOR闪存的读取电路，其特征在于，所述第一电流转电压电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、预充电NMOS管、第一电阻和第二电阻；
所述第一PMOS管的栅极与所述第二PMOS管的栅极连接，作为所述第一电流转电压电路的使能端；所述第一PMOS管的源极、所述第二PMOS管的源极均与第一电源连接，所述第一PMOS管的漏极与所述第一电阻的第一端连接；所述第二PMOS管的漏极与所述第二电阻的第一端连接；所述第一电阻的第二端与所述第一NMOS管的漏极连接，并作为所述第一电流转电压电路的输出端；所述第二电阻的第二端、所述第二NMOS管的栅极和漏极均与所述第一NMOS管的栅极连接；所述第二NMOS管的源极、所述预充电NMOS管的源极均与所述第三NMOS管的漏极和栅极连接，所述第三NMOS管的源极接地；所述预充电NMOS管的栅极作为所述第一电流转电压电路的预充电控制端，所述预充电NMOS管的漏极与所述第一NMOS管的源极连接，并作为所述第一电流转电压电路的输入端。


4.根据权利要求1所述的NOR闪存的读取电路，其特征在于，所述缓冲电路具体为单级放大器电路或者多级放大器电路。


5.根据权利要求4所述的NOR闪存的读取电路，其特征在于，所述缓冲电路包括第三PMOS管、第四PMOS管、第四NMOS管、第五NMOS管和第二电流源；
所述第三PMOS管的源极、所述第四PMOS管的源极均与第一电源连接；所述第三PMOS管的栅极和漏极、所述第四PMOS管的栅极均与所述第四NMOS管的漏极连接；所述第五NMOS管的漏极和栅极均与所述第四PMOS管的漏极连接，并作为所述缓冲电路的输出端；所述第四NMOS管的栅极作...

【专利技术属性】
技术研发人员：汤小虎，
申请(专利权)人：上海汉容微电子有限公司，
类型：发明
国别省市：上海;31