一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺制造技术

本发明专利技术公开一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺，包括以下步骤：S1、在硅片基板上蚀刻出第一沟槽；S2、将初加工晶体管进行氧化操作，在第一沟槽的内侧壁生成氧化硅保护层；S3、以旋转涂布方法，在第一沟槽的氧化硅保护层上沉积形成有机硅薄膜层；S4、以含氟气体进行电浆化处理；S5、随后在第一沟槽的底部向下继续蚀刻硅片基板的Si层；S6、采用湿法蚀刻工艺，去除位于第一沟槽底部的有机硅薄膜层；S7、以第二沟槽为基底，继续重复S2‑S6，使得多个沟槽依次呈多阶梯状。多个沟槽的设计结构在同样封装体积取得更大的晶体管面积，使得静态电流通过以及承载高电压能力均得以增加，其极大化有效的电晶体面积能够提升3倍以上。

【技术实现步骤摘要】
一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺
本专利技术属于晶片生产
，具体涉及一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺。
技术介绍
半导体集成电路(IC)工业经历了迅速的发展。在IC的发展过程中，通常增大了功能密度(即每个芯片区域的互连器件的数量)，而减小了几何尺寸(即使用制造工艺可以制造的最小器件或互连线)。IC性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。这种按比例缩小的工艺优点在于提高了生产效率并且降低了相关费用。同时，这种按比例缩小的工艺也增加了处理和制造IC的复杂性。现在一般采用MOS-FETandIGBT方法来对晶体管进行开槽，比如MOS-FETandIGBT，目前工艺，只进行完成蚀刻单个浅沟槽。如图1所示，为现有工艺中生产的单沟槽晶体管，在晶体管材的厚度一定时，而单沟槽晶体管的单沟槽设计宽度是工艺方法所制(现有采用MOS-FETandIGBT方法已经是极限宽度)，进而导致在单位面积的单晶硅表面能够蚀刻的浅沟槽条数有限。整个单晶硅表面形成的单沟槽壁的有效接触面积有限，限制了通过单沟本文档来自技高网...

【技术保护点】
1.一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺，其特征在于，包括以下步骤：/nS1、选用硅片基板，并在硅片基板上蚀刻出第一沟槽(11)，形成初加工晶体管(1)；/nS2、将初加工晶体管(1)置于氧化炉管中进行氧化操作，以便在第一沟槽(11)的内侧壁生成厚度为

【技术特征摘要】
1.一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺，其特征在于，包括以下步骤：
S1、选用硅片基板，并在硅片基板上蚀刻出第一沟槽(11)，形成初加工晶体管(1)；
S2、将初加工晶体管(1)置于氧化炉管中进行氧化操作，以便在第一沟槽(11)的内侧壁生成厚度为的氧化硅保护层(101)；
S3、以化学气相沉积法或旋转涂布法，在第一沟槽(11)的氧化硅保护层(101)上均匀覆盖形成有机硅隔离层(102)；
S4、以含氟气体进行电浆化处理，并提供偏压电位，形成侧壁，此时蚀刻停止在氧化硅保护层(101)上；
S5、以第一沟槽(11)侧壁蚀刻出的有机硅隔离层(102)作为硬掩模，随后在第一沟槽(11)的底部以干蚀刻工艺继续蚀刻硅片基板的Si层，形成第二沟槽(12)，并清洗去除第二沟槽(12)侧壁的杂质；
S6、在400kHz-13.56MHz的RF双极或三极电源产生的电浆，去除位于第一沟槽(11)底部的有机硅隔离层(102)，使第一沟槽(11)与第...

【专利技术属性】
技术研发人员：严立巍，陈政勋，李景贤，
申请(专利权)人：绍兴同芯成集成电路有限公司，
类型：发明
国别省市：浙江;33