【技术实现步骤摘要】
一种功率集成半导体器件
本专利技术涉及功率半导体器件
，涉及一种功率集成半导体器件结构。
技术介绍
近年来，万物互联的产业理念不断推动全行业的电子化发展，由此增大了对功率半导体器件乃至功率集成电路的需求。功率半导体器件高效节能的特性使其在电子制造业中备受青睐，新能源、电力机车、智能电网等领域都适于功率半导体器件的发展，此外，功率半导体器件能够作为电能、功率处理的核心器件，应用于电力设备的电能变换和电路控制，也是沟通弱电控制欲强电控制的桥梁，主要作用是变流、变频、变压、功率放大与管理以及电压、电流的驱动等；与此同时，随着芯片面积以及制造成本不断降低的要求，功率半导体器件的单片集成度随之也迎来了更高的要求。横向高压器件能够通过内部链接于内部低压信号电路实现集成，故可应用于高压功率集成电路中。本专利技术提出的功率集成器件，包含高压LDMOS(横向扩散金属氧化物半导体)晶体管、隔离环、高压JFET(结型场效应晶体管)器件、双极型晶体管、低压CMOS晶体管等，可适用于高压栅驱动电路中，其中LDMOS多作为栅驱动电路中电平...
【技术保护点】
1.一种功率集成半导体器件，其特征在于，包括器件：集成于N型外延层上的高压LDMOS器件(1)、高压JFET器件(2)、高压隔离环(3)、高压电阻(4)、中压二极管(5)、低压对称型PMOS管(6)、低压对称型NMOS管(7)、低压NPN管(8)，低压非对称型PMOS管(9)以及低压非对称型NMOS管(10)；所述集成器件含有N型埋层NBL，所述N型埋层贯穿P型衬底以及所述N型外延层，各器件之间通过PN结对通隔离结构实现隔离；/n其中，所述高压LDMOS器件(1)做在N型外延层(17)中，LDMOS器件N
【技术特征摘要】
1.一种功率集成半导体器件，其特征在于，包括器件：集成于N型外延层上的高压LDMOS器件(1)、高压JFET器件(2)、高压隔离环(3)、高压电阻(4)、中压二极管(5)、低压对称型PMOS管(6)、低压对称型NMOS管(7)、低压NPN管(8)，低压非对称型PMOS管(9)以及低压非对称型NMOS管(10)；所述集成器件含有N型埋层NBL，所述N型埋层贯穿P型衬底以及所述N型外延层，各器件之间通过PN结对通隔离结构实现隔离；
其中，所述高压LDMOS器件(1)做在N型外延层(17)中，LDMOS器件N+漏区(11)在LDMOS漏极金属(701)下，所述漏极金属(701)将LDMOS器件N+漏区(11)与LDMOS多晶硅场板(501)连接起来，所述LDMOS多晶硅场板(501)在LDMOS第二场氧化层(402)上，LDMOS第二场氧化层(402)下方作为LDMOS器件漂移区；LDMOS栅极多晶硅(502)由LDMOS栅极金属(702)引出，自对准形成的LDMOS栅氧化层(601)在LDMOS栅极多晶硅(502)下方，LDMOS栅氧化层(601)右边缘与LDMOS器件N+源极区(12)左边缘对齐；LDMOS第二P型阱区(14)内包含LDMOS器件N型源区(12)和LDMOS器件P型体区(13)，LDMOS器件N型源区(12)与LDMOS器件P型体区(13)通过LDMOS漏极金属(703)连接，LDMOS器件P型体区(13)右侧衔接LDMOS第三场氧化层(403)，所述对通隔离结构由LDMOS第一P型阱区P-WELL(301)、LDMOS注入PTYPE(201)和LDMOS埋层PBL(901)构成，位于LDMOS第一场氧化层(401)下方；
所述高压JFET器件(2)做在N型外延层(17)上，JFET器件N+源区(21)在JFET源极金属(706)下方，JFET器件N+源区(21)左右为相同结构的栅极，所述栅极由JFET多晶硅栅(503)、JFET栅氧化层(602)以及JFET栅极金属(705)构成，JFET多晶硅栅(503)在JFET栅氧化层(602)上方，JFET栅极金属(705)做在JFET多晶硅栅(503)上方；所述左半部分的JFET栅氧化层(602)左侧衔接JFET第二场氧化层(405)，JFET器件N+漏区(22)在JFET第一场氧化层(404)、第二场氧化层(405)之间，通过JFET漏极金属(704)引出；其中(405)下方作为JFET器件的漂移区和夹断区；所述右半部分的JFET栅氧化层(602)右侧衔接JFET第三场氧化层(406)，JFET第三场氧化层(406)下方对通隔离结构中JFET器件P型埋层PBL(903)左侧延伸至(405)下方，降低JFET夹断电压；JFET器件N+漏区(22)左侧通过JFET器件P型阱区P-WELL(302)、JFET器件P型注入PTYPE(202)和JFET器件P型埋层PBL(902)形成对通隔离；
所述高压隔离环(3)中，隔离环P+区(32)做在隔离环第一P型阱区P-WELL(33)中，隔离环P+区(32)与其右侧的隔离环多晶硅场板(504)及隔离环多晶硅场板(504)下方的隔离环栅氧化层(603)通过隔离环阳极金属(707)共同构成隔离PN结阳极；隔离环栅氧化层(603)右侧衔接隔离环第二场氧化层(408)，隔离环第二场氧化层(408)下方的外延层(17)作为隔离环器件的漂移区；隔离环多晶硅场板(505)与隔离环N+阴极(31)通过隔离环金属(708)形成隔离PN结阴极，隔离PN结阴极位于隔离环第二场氧化层(408)、第三场氧化层(409)之间；隔离环第二P型阱区P-WELL(304)、隔离环P型注入PTYPE(204)和隔离环P型埋层PBL(904)形成对通隔离；
所述电阻(4)由电阻多晶硅(506)、电阻场氧化层(410)以及电阻金属(709)构成，电阻金属(709)做在电阻多晶硅(506)上方，电阻多晶硅(506)做在电阻场氧化层(410)上方，电阻P型阱区P-WELL(305)、电阻P型注入PTYPE(205)和电阻P型埋层PBL(905)构成隔离结构，位于电阻场氧化层(410)下方；
所述二极管(5)中，二极管阴极N+区(52)做在二极管阴极金属(710)下方的二极管P型阱区P-WELL(53)内，二极管阴极N+区(52)、二极管阴极金属(710)、二极管P型阱区P-WELL(53)三者共同构成二极管阴极，二极管阴极位于二极管第一场氧化层(411)、第二场氧化层(412)之间；二极管第二场氧化层(412)、第三场氧化层(413)之间为二极管阳极，二极管阳极由二极管阳极P+区域(51)和上方的二极管阳极金属(711)构成；二极管N型埋层NBL(801)贯穿于P型衬底(18)与N型外延层(17)，降低导通电阻；
所述对称型CMOS器件包括低压对称型PMOS管(6)和低压对称型NMOS管(7)，低压对称型PMOS管(6)和低压对称型NMOS管(7)下方有对称型CMOS器件N型埋层NBL(802)贯穿P型衬底(18)和N型外延层(17)；低压对称型PMOS管(6)和低压对称型NMOS管(7)均做在N型外延层(17)上，对称型PMOS管漏极(61)做在右部分的对称型CMOS结构第二P型阱区P-WELL(63)内，通过对称型PMOS管第一漏极金属(714)引出，对称型CMOS结构第二P型阱区P-WELL(63)L做在对称型CMOS结构第四场氧化层(416)下方的N型外延(17)中；对称型PMOS管源极(62)做在左部分的对称型CMOS结构第二P型阱区P-WELL(63)内，通过对称型PMOS管第一源极金属(712)引出，对称型CMOS结构第二P型阱区P-WELL(63)做在对称型CMOS结构第三场氧化层(415)下方，左、右两部分对称型CMOS结构第二P型阱区P-WELL(63)之间是对称型PMOS管沟道区N-WELL(64)，上方栅极部分由对称型PMOS管栅氧化层(604)、对称型PMOS管多晶硅栅(507)和对称型PMOS管栅极金属(713)组成，此外，对称型CMOS结构第一场氧化层(413)、第二场氧化层(414)之间还有对称型CMOS结构第一P型阱区P-WELL(306)、对称型CMOS结构第一P型注入PTYPE(206)和对称型CMOS结构第一P型埋层PBL(906)构成的隔离结构，以及对称型CMOS结构第二N型阱区N-WELL(65)；所述对称型NMOS管(7)做在对称型CMOS结构第五场氧化层(417)和第八场氧化层(420)之间，对称型NMOS管漏极(71)做在左侧的对称型CMOS结构第三N型阱区N-WELL(74)内，对称型NMOS管漏极(71)通过对称型NMOS管漏极金属(715)引出，左部分对称型CMOS结构第三N型阱区N-WELL(74)做在对称型CMOS结构第六场氧化层(418)下方，对称型NMOS管源极(72)做在右侧的对称型CMOS结构第三N型阱区N-WELL(74)内，称型NMOS管源极(72)通过对称型NMOS管源极金属(717)引出，右侧的对称型CMOS结构第三N型阱区N-WELL(74)做在对称型CMOS结构第七场氧化层(419)下方，两部分对称型CMOS结构第三N型阱区N-WELL(74)之间是器件沟道区，即对称型CMOS结构第四P型阱区(73)，上方栅极部分由对称型NMOS管栅氧化层(605)、对称型NMOS管多晶硅栅(508)和对称型NMOS管栅极金属(716)构成，对称型NMOS管栅极金属(716)做在对称型NMOS管多晶硅栅(508)上方，对称型NMOS管多晶硅栅(508)做在对称型NMOS管栅氧化层(605)上方；此外，对...
【专利技术属性】
技术研发人员：乔明，李贺珈，袁章亦安，李欣健，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。