【技术实现步骤摘要】
使用多种自下而上氧化途径的具有削减沟道结构的栅极全环绕式集成电路结构
本公开的实施例处于集成电路结构和处理，且特别地是具有削减（depopulate）沟道结构的栅极全环绕式集成电路结构，以及制备具有削减沟道结构的栅极全环绕式集成电路结构的方法的领域。
技术介绍
在过去的几十年里，集成电路中特征的缩放已成为日益增长的半导体工业背后的驱动力。缩放到越来越小的特征能够实现功能单元在半导体芯片的有限基板面（realestate）上的增大的密度。例如，使晶体管大小缩小允许将增大数量的存储器或逻辑装置结合到芯片上，导致制备带有增大的容量的产品。然而，对于越来越大容量的驱动并非没有问题。使每个装置的性能优化的必要性变得越来越显著。在集成电路器件的制造中，随着器件尺寸不断缩小，多栅极晶体管（诸如，三栅极晶体管）已变得更普遍。在常规工艺中，三栅极晶体管一般在体硅衬底或绝缘体上硅衬底上制备。在一些实例中，由于体硅衬底成本较低，并且由于体硅衬底能够实现不那么复杂的三栅极制备工艺，因而体硅衬底是优选的。在另一方面，随着微电子器件尺寸缩小到低于10纳米（nm）节点，维持移动性改进和短沟道控制提供器件制备中的挑战。用于制备器件的纳米线提供改进的短沟道控制。然而，使多栅极和纳米线晶体管缩小并非没有结果。随着微电子电路系统的这些基本构建块的尺寸减小，并且随着在给定区域中制备的基本构建块的绝对数量增大，对用于使这些构建块图案化的光刻工艺的约束已变得势不可挡。特别地，在半导体堆叠中被图案化的特征的最小尺寸（临界尺寸）与此类特征之...
【技术保护点】
1.一种集成电路结构，包括：/n纳米线竖直布置，其中所述纳米线竖直布置的所有纳米线是氧化物纳米线；/n在所述纳米线竖直布置之上的、环绕所述氧化物纳米线中的每个氧化物纳米线的栅极堆叠，其中所述栅极堆叠包括导电栅极电极。/n
【技术特征摘要】
20190104 US 16/2401561.一种集成电路结构，包括：
纳米线竖直布置，其中所述纳米线竖直布置的所有纳米线是氧化物纳米线；
在所述纳米线竖直布置之上的、环绕所述氧化物纳米线中的每个氧化物纳米线的栅极堆叠，其中所述栅极堆叠包括导电栅极电极。
2.根据权利要求1所述的集成电路结构，进一步包括：
所述纳米线竖直布置上方的栅极接触点，所述栅极接触点与所述导电栅极电极的顶表面接触；以及
所述纳米线竖直布置下方的互连结构，其中所述互连结构的导电通孔与所述导电栅极电极的底表面接触，其中所述导电栅极电极充当所述栅极接触点与所述互连结构之间的导电通孔。
3.根据权利要求1或2所述的集成电路结构，其中所述纳米线竖直布置的所述氧化物纳米线在其上具有氧化催化剂层。
4.一种集成电路结构，包括：
纳米线第一竖直布置，所述纳米线第一竖直布置具有一个或多个氧化物纳米线；
第一栅极堆叠，所述第一栅极堆叠在所述纳米线第一竖直布置之上，并且环绕所述纳米线第一竖直布置的所述一个或多个氧化物纳米线；
所述第一竖直布置上方的纳米线第二竖直布置，所述纳米线第二竖直布置具有一个或多个有源纳米线；以及
第二栅极堆叠，所述第二栅极堆叠在所述纳米线第二竖直布置之上，并且环绕所述纳米线第二竖直布置的所述一个或多个有源纳米线。
5.根据权利要求4所述的集成电路结构，其中所述纳米线第一竖直布置的所述一个或多个氧化物纳米线在其上具有氧化催化剂层。
6.根据权利要求5所述的集成电路结构，其中所述氧化催化剂层包括氧化铝。
7.根据权利要求4、5或6所述的集成电路结构，进一步包括：
所述纳米线第一和第二竖直布置的端部处的外延源极或漏极结构。
8.根据权利要求7所述的集成电路结构，其中所述外延源极或漏极结构是离散外延源极或漏极结构。
9.根据权利要求7所述的集成电路结构，其中所述外延源极或漏极结构是非离散外延源极或漏极结构。
10.根据权利要求7所述的集成电路结构，其中所述第一和第二栅极堆叠具有介电侧壁间隔物，并且所述外延源极或漏极结构是在所述第一和第二栅极堆叠的所述介电侧壁间隔物底下延伸的嵌入式外延源极或漏极结构。
11.根据权利要求7所述的集成电路结构，进一步包括：
耦合到所述外延源极或漏极结构的一对导电接触点结构。
12.根据权利要求11所述的集成电路结构，其中所述一对导电接触点结构是非对称的一对导电接触点结构。
13.根据权利要求4、5或6所述的集成电路结构，其中所述纳米线第一竖直布置在鳍之上。
14.根据权利要求4、5或6所述的集成电路结构，其中所述第一栅极堆叠包括第一高k栅极介电层和第...
【专利技术属性】
技术研发人员：E曼内巴赫，A范，A利拉克，W拉赫马迪，G杜威，黄政颖，R申克尔，HJ俞，P莫罗，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。