一种用于FPGA的过压输入I/O缓冲器电路制造技术

一种用于FPGA的过压输入I/O缓冲器电路，其在输入信号高电平电压与FPGA I/O电源电压相差小于或大于一个P管阈值电压时都可以关住末级驱动P管的源漏极到N阱的PN结，减小过压输入导致的泄露电流，同时还将末级驱动P管的栅极拉高到输入信号高电平电压与FPGA I/O电源电压中较高的电压，进一步保证末级驱动P管的泄露电流维持在较小的纳安(nA)值以下，从而减小电路功耗。电路(100)，包括：输入缓冲器(109)、6个PMOS管和2个NMOS管，第一、第二、第三、第五、第六、第七MOS管(101、102、103、105、106、107)是PMOS管，第四、第八MOS管(104、108)是NMOS管。

【技术实现步骤摘要】
一种用于FPGA的过压输入I/O缓冲器电路
本专利技术涉及数字集成电路的
，尤其涉及一种用于FPGA(Field－ProgrammableGateArray，数字集成电路中现场可编程门阵列)的过压输入I/O缓冲器电路，主要用于减小过压输入导致的泄露电流。
技术介绍
FPGA是一种高密度的复杂通用型可编程逻辑器件。以基于对SRAM(StaticRandom-AccessMemory，静态随机存取存储器)编程配置的FPGA应用较为广泛。用户可以通过软件对器件编程配置静态随机存取存储器SRAM来实现所需的逻辑功能，而不必由自己设计和代工厂制作专用集成电路ASIC芯片。它由许多独立的可编程逻辑模块、可编程互连和可编程输入/输出I/O模块组成。通过将配置码流下载到芯片中的配置存储单元，控制可编程资源，实现所需的逻辑功能。FPGA是超大规模集成电路VLSI技术和计算机辅助设计CAD技术发展融合的结果。基于FPGA的应用电路设计不需再经流片，同时又有功能强大的EDA软件的支持。因此，与基于ASIC芯片设计相比，产品研发周期大大缩短。而且在需要的本文档来自技高网...

【技术保护点】
1.一种用于FPGA的过压输入I/O缓冲器电路(100)，其特征在于：其包括：输入缓冲器(109)、6个PMOS管和2个NMOS管，第一、第二、第三、第五、第六、第七MOS管(101、102、103、105、106、107)是PMOS管，第四、第八MOS管(104、108)是NMOS管；/n第一输入端(Psig)接第三MOS管(103)的栅极G端、第二MOS管(102)的漏极D端与基极B端，第二MOS管(102)的栅极G端、第一MOS管(101)的栅极G端与第三MOS管(103)的源极S端均接电源VDD，P第二MOS管(102)的源极S端接第一MOS管(101)的漏极D端，第一MOS管(101...

【技术特征摘要】
1.一种用于FPGA的过压输入I/O缓冲器电路(100)，其特征在于：其包括：输入缓冲器(109)、6个PMOS管和2个NMOS管，第一、第二、第三、第五、第六、第七MOS管(101、102、103、105、106、107)是PMOS管，第四、第八MOS管(104、108)是NMOS管；
第一输入端(Psig)接第三MOS管(103)的栅极G端、第二MOS管(102)的漏极D端与基极B端，第二MOS管(102)的栅极G端、第一MOS管(101)的栅极G端与第三MOS管(103)的源极S端均接电源VDD，P第二MOS管(102)的源极S端接第一MOS管(101)的漏极D端，第一MOS管(101)的源极S端与基极B端接输出端(pad)，输出端pad接第三MOS管(103)的漏极D端、第四MOS管(104)的漏极D端、输入缓冲器(109)的输入端、第六MOS管(106)的漏极D端、第七...

【专利技术属性】
技术研发人员：屈小钢，
申请(专利权)人：中科亿海微电子科技苏州有限公司，
类型：发明
国别省市：江苏;32