一种应用于FPGA嵌入式DSP的浮点乘加结构制造技术

本发明专利技术提供的一种应用于FPGA嵌入式DSP的浮点乘加结构，包括一阶浮点乘加结构及加法器单元，一阶浮点乘加结构包括用于分割数据成符号位、指数位以及尾数位的数据预处理单元，乘法器以及加法运算通路；经分割的尾数位进入乘法器进行数据处理得到乘法结果；所述加法运算通路至少包括：对阶运算部件，移位器，ALU单元，前导零探测模块，加法运算通路规格化及舍入模块；根据设置的精度不同，经乘法器或加法运算通路处理后分别将数据输出至加法器单元进行运算得出最终的乘加运算结果。该技术方案的有益效果在于，在乘法器内设计两路加法运算通过组成一阶乘加结构，在配合加法器单元可以实现多种精度的浮点数、定点数运算，能够减少开销，提高运算密度。

【技术实现步骤摘要】

本专利技术属于数字集成电路，尤其涉及一种应用于fpga嵌入式dsp的浮点乘加结构。

技术介绍

1、乘加操作在许多算法中是基础且重要的运算，如fir滤波、深度学习和矩阵乘法等领域。为了解决定点数表示数据范围有限和低精度的问题，人们逐渐完善了不同精度的定点数乘加运算结构，并支持低精度定点数的simd运算。然而，在需要处理更大范围数据的领域，如浮点数格式的运算，定点数的简单逻辑运算难以满足需求。浮点数在乘法和加法运算时较为复杂，通常需要三个位置的相互配合才能得出最终结果，这给硬件设计带来了挑战。

2、fpga器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能够实现特定的逻辑功能或者数字计算任务。fpga的基本结构包括可编程输入输出单元，可配置逻辑块，数字时钟管理模块，嵌入式ram，布线资源，内嵌专用硬核，具有布线资源丰富以及可重复编程的优点。凭借自身灵活、开发周期短、成本低廉的优势，一问世便受到工程师们的青睐。

3、近年来，随着人工智能、大数据等领域的兴起，fpga 的应用范围被进一步扩展。通过对fpga中嵌入硬核电路来实现特本文档来自技高网...

【技术保护点】

1.一种应用于FPGA嵌入式DSP的浮点乘加结构，其特征在于：包括一阶浮点乘加结构及加法器单元，所述一阶浮点乘加结构包括用于分割数据成符号位、指数位以及尾数位的数据预处理单元，符号位模块，指数位模块，乘法器以及加法运算通路；

2.根据权利要求1所述的一种应用于FPGA嵌入式DSP的浮点乘加结构，其特征在于：所述乘法器内设置有用于乘法结果规格化及舍入操作的乘法器规格化及舍入模块；

3.根据权利要求2所述的一种应用于FPGA嵌入式DSP的浮点乘加结构，其特征在于：对所述ALU单元计算结果进行舍入操作方式是就近舍入。

4.根据权利要求2所述的一种应用于FPG...

【技术特征摘要】

1.一种应用于fpga嵌入式dsp的浮点乘加结构，其特征在于：包括一阶浮点乘加结构及加法器单元，所述一阶浮点乘加结构包括用于分割数据成符号位、指数位以及尾数位的数据预处理单元，符号位模块，指数位模块，乘法器以及加法运算通路；

2.根据权利要求1所述的一种应用于fpga嵌入式dsp的浮点乘加结构，其特征在于：所述乘法器内设置有用于乘法结果规格化及舍入操作的乘法器规格化及舍入模块；

3.根据权利要求2所述的一种应用于fpga嵌入式dsp的浮点乘加结构，其特征在于：对所述alu单元计算结果进行舍入操作方式是就近舍入。

4.根据权利要求2所述的一种应用于fpga嵌入式dsp的浮点乘加结构，其特征在于：所述前导零探测电路设置在所述alu单元与加法运算通路规格化及舍入模块之间；

5.根据权利要求4所述的一种应用于fpga嵌入式dsp的浮点乘加结构，其特征在于：所述指数位相应处理方式是指数位加上移位量得到最终的指数位。

6.根据权利要求4所述的一种应用于fpga嵌入式dsp的浮点乘加结构，其特征在于：所述前导零探测电路为32比特前导零探测电路，通过2比特前导零探测电路组成4比特前导零探测电路，再通过5级级联组成32比特的前导零探测电路。

7.根据权利要求2或4所述的一种应用于fpga嵌入式dsp的浮点乘加结构，其特征在于：所述加法运算通路为两路运算通路，两路所述加法运算通路内的对阶运算部件、移位器、alu单元、前导零探测电路、加法运算通路规格化及舍入模块均成对设置...

【专利技术属性】
技术研发人员：李越航，黄志洪，蔡刚，魏育成，
申请(专利权)人：中科亿海微电子科技苏州有限公司，
类型：发明
国别省市：